一种硬件模型检测方法与流程

本发明属于计算机硬件检测技术领域，具体涉及一种硬件模型检测方法，用于解决硬件设计中的正确性检查。

背景技术：

现有的硬件系统之间存在大量交联。传统的硬件电路设计、结构设计和电缆设计中，硬件交联相关的设计人员之间通过纸质约束文件或者口头约定，设计各自的电路图、CAD图、电缆，并进行人工校对，硬件设计流程如图1所示。但是由于设计过程中设计人员的可能发生的错误设计，如硬件之间、电缆两端以及电缆与产品之间的逻辑连接(如交联双方正负端接反、电源地短接、信号接错误管脚等)和物理连接错误(如交联的两端连接器的管脚号不匹配)，可能导致上述问题在硬件产品生产出来后经系统测试时才被发现，最终导致不同硬件、系统之间无法实现物理连接和正常的通信，甚至导致系统产生灾难性的行为。

技术实现要素：

本发明的目的：

为了解决现有硬件设计不能保证硬件之间正确连接的问题，本发明提供一种硬件模型检测方法，保证硬件逻辑和物理的正确连接，提高硬件设计的正确性。

本发明的技术方案：

一种硬件模型检测方法，该方法包括以下步骤：

第一步：设计具有交联关系的硬件系统A和B，

第二步：确定A和B交联信号的逻辑关系，同时确定A和B的物理关系；

第三步：建立硬件系统A和B的连接模型，并依据连接模型建立A和B的硬件模型，硬件模型包括逻辑模型和物理模型，统一逻辑模型的数据格式和物理模型的数据格式；

第四步：在连接模型和统一化的数据格式的基础上，进行硬件系统A和B的逻辑连接和物理连接的一致性检查；如果符合一致性，进行硬件系统A和B的布局、生产和装焊；否则修正硬件系统A和B的设计并重新进行一致性检查直至符合要求。

所述物理关系包括连接器类型，位置，方向，高度等。

有益技术效果：

本发明硬件模型检测方法实现简单，可以在硬件系统设计早期，保证硬件系统的物理连接和逻辑连接的正确性，减少人为设计的错误。

附图说明

图1传统具有交联关系的硬件系统设计流程；

图2智能化的硬件系统设计流程；

图3案例模型；

图4硬件系统A的连接器原理图；

图5硬件系统B的连接器原理图；

表1硬件系统A和硬件系统B的逻辑连接模型。

具体实施方式

参见附图2。一种硬件模型检测方法具体检测步骤如下：

第一步：设计具有交联关系的硬件系统A和B，

第二步：确定A和B交联信号的逻辑关系，同时确定A和B的物理关系；确定方法为：建立存在交联关系的硬件系统A和B的交联部分的连接模型，表示为J＝(JL,JP)。JL是逻辑信息的连接模型，JL＝{la1@lb1,la2@lb2,la3@lb3,……lan@lbn}，lai@lbi(1<＝i<＝n)表示硬件系统A和B在管脚i处的逻辑连接关系，n表示硬件系统A和B的交联信号数目。JP是物理信息的连接模型。在建立物理模型JP时，需要首先建立统一的坐标系C(x,y,z)，然后根据硬件系统A和B的物理插合关系确定在该坐标系统的位置和偏移，然后再根据硬件A和B在该系统的位置，确定硬件A和B插合的各区域的限高要求和区域位置等。JP＝{la1@lb1,la2@lb2,la3@lb3,……lan@lbn,h}，lai表示硬件系统A的管脚i的坐标信息，lbi表示硬件系统B的管脚i的坐标信息，h表示硬件系统A和B插合后，硬件系统A和B的之间的高度。

第三步：依据第二步的连接关系，分别建立硬件系统A和B连接模型H，表示H＝(HA,HB)。HA和HB分别表示硬件系统A和B的硬件模型。HA＝(HAL,HAP)，HAL表示HA的逻辑模型，HAP表示HA的物理模型。HAL＝{hAL1,hAL2,hAL3,……hALn}，hALi(1<＝i<＝n)表示HAL的管脚i处的逻辑信号名称。HAP＝{hAP1,hAP2,hAP3,……hAPn,hA1,……hAR}，hAPi(1<＝i<＝n)表示HAP的物理特性，R表示硬件A在硬件B投影区域的元器件数目，hAi(1<＝i<＝R)表示硬件系统A的元器件i的高度信息。HB＝(HBL,HBP)，HBL表示HB的逻辑模型，HBP表示HB的物理模型。HBL＝{hBL1,hBL2,hBL3,……hBLn},hBLi(1<＝i<＝n)表示HBL的管脚i处的逻辑信号名称。HBP＝{hBP1,hBP2,hBP3,……hBPn,hB1……hBS},hBPi(1<＝i<＝n)表示HBP的物理特性，S表示硬件B在硬件A投影区域的元器件数目，hBi(1<＝i<＝S)表示硬件系统B的元器件i的高度信息；然后设计人员依据H模型各自开展硬件系统的设计工作。

依据连接模型H，分别抽取所设计硬件系统A和B的原理图、CAD中的数据，包括原理图的信号名称、CAD的连接器管脚坐标数据和元器件高度数据。分别统一原理图数据格式和CAD数据格式。

第四步：在上述同一种格式中，执行硬件模型的一致性检查。硬件模型的一致性检查规则表示为R＝RL&RP。RL表示逻辑模型一致性检查规则，RP表示物理模型一致性检查规则。其中若RL＝1，则硬件模型的逻辑连接一致；否则，硬件模型的逻辑连接不一致，设计人员需要修改不一致的逻辑连接。Rh表示在硬件系统A和B投影区域的元器件中，对于任何存在投影关系的元器件c和d，必须保证hAc+hBd<h，对于任何不存在投影关系的元器件c和d，必须保证(hAc<h)&(hAc<h)，则Rh＝1。若RP＝1，则硬件模型的物理连接一致；否则，硬件模型的物理连接不一致，设计人员需要修改不一致的物理结构。迭代修改检查后直至一致性检查通过，此时R＝1。若R＝1，则HA和HB一致，否则HA和HB不一致。待R＝1后，继续后续硬件印制板生产、电缆生产、电装等工作。

本实施用来阐释硬件系统的逻辑模型一致性的检测。硬件系统A(图中的母版F)和硬件系统B(图中的E)通过连接器D连接，如图3所示。首先建立硬件系统A和硬件系统B的连接模型，如表1所示，形式化的表示是JL＝{429_T1_H@429_T1+,429_T1_L@429_T1-,……429_R6_L@429_R6-}；依据连接模型建立硬件系统A和B的原理图。抽取硬件系统A和B的原理图中关于连接器D的信息。统一到TXT文本格式，硬件系统A的格式是429_T1_H,429_T1_L,,429_T2_H,429_T2_L,,429_R1_H,429_R1_L,,429_R2_H,429_R2_L,,429_R2_H,429_R2_L,,429_R3_H,429_R3_L,429_R4_H,429_R4_L,,429_R5_H,429_R5_L；硬件系统B的格式是429_T1+,429_T1-,,429_T2+,429_T2-,,429_R1+,429_R1-,,429_R2+,429_R2-,,429_R3+,429_R3-,,429_R4+,429_R4-,429_R5+,,429_R5-。通过硬件逻辑模型检测算法，可以检测出硬件系统B的管脚18和管脚20定义错误。硬件系统B的设计人员需要修改原理图，直到符合连接模型要求。

表1硬件系统A和硬件系统B的逻辑连接模型