一种集成四核DSP及1553B总线控制器的SIP封装电路的制作方法

本发明涉及一种sip封装电路，特别是一种集成四核dsp、fpga及4m1553b总线控制器的高速大容量sip封装电路。

背景技术

当前航空航天系统、先进制造设备等诸多高精尖领域，对于高性能、高可靠、小型化器件的需求日趋强烈，特别是飞行器控制、雷达、电子对抗等细分领域，要求元器件具备高可靠、高性能、小型化等特点。现阶段通常采用soc和sip等技术满足以上要求，但由于部分高性能元器件产品长期处于国外技术封锁和产品禁运状态，高性能电子元器件核心技术长期处于受制于人的处境。同时，采用系统级封装技术(sip)将高计算性能、高存储容量、高传输速率电子元器件进行高密度集成，也需克服散热、信号完整性等方面难题。

技术实现要素：

本发明的目的在于提供一种集成四核dsp及1553b总线控制器的sip封装电路，用于解决计算机控制器无法满足某些应用中对小体积和重量的要求的问题。

本发明一种集成四核dsp及1553b总线控制器的sip封装电路，其中，包括：1553b收发器、用户i/o、配置prom、adc、总线驱动、fpga、jtag总线、flash、四核dsp、emif总线和sram；fpga与四核dsp通过emif总线双向连接，fpga与四核dsp通过emif总线双向连接，fpga与四核dsp连接，flash通过emif总线双向连接fpga和四核dsp，sram通过emif总线双向连接fpga和四核dsp，1553b收发器和fpga双向连接，配置prom和fpga双向连接，adc和总线驱动单向互联，fpga和总线驱动单向互联。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，fpga读取配置prom中存储的固件程序，并执行相应启动程序完成内部i/o分配、1553b控制器配置、jtag控制器配置。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，四核dsp读取flash中存储的固件程序，并执行相应的启动程序完成配置。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，553b收发器、用户i/o、配置prom、adc、总线驱动、fpga、jtag总线、flash、四核dsp、emif总线和sram通过系统级封装集成于封装内。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，封装尺寸为40mm×40mm×7mm。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，1553b收发器为两个。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，adc和总线驱动a单向互联，adc和总线驱动b单向互联，fpga和总线驱动a单向互联，fpga和总线驱动b单向互联。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，emif总线包括：aemif总线a以及aemif总线b；fpga与dsp通过emif总线a双向连接，fpga与dsp通过emif总线b双向连接，flash通过emif总线a与fpga和dsp双向连接，sram通过emif总线b与fpga和sp双向连接。

根据本发明的集成四核dsp及1553b总线控制器的sip封装电路的一实施例，其中，fpga与四核dsp通过hpi总线双向连接。

本发明可在有限空间内集成多种元件裸片，有效减小计算控制器的体积和重量，同时具备更高的信号完整性和更低的系统功耗。因此，采用国产自主核心芯片，实现高性能、低功耗、小型化的先进元器件，对于打破技术壁垒、提高系统性能、提升系统级封装技术能力，具有重要现实意义。

附图说明

图1所示为本发明通用控制器sip电路的示意图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1所示为本发明通用控制器sip电路的示意图，如图1所示，本发明的一种通用控制器sip电路，包括：1553b收发器a1、1553b收发器b2、用户i/o3、prom4、adc6、总线驱动a7、总线驱动b8、fpga9、jtag总线10、flash11、emif总线a12、hpi总线13、四核dsp14、dsp-jtag15、emif总线b16和sram17。

如图1所示，fpga9与四核dsp14通过emif总线a13双向连接，fpga9与四核dsp14通过emif总线b16双向连接，fpga9与四核dsp14通过hpi13总线双向连接，flash11与fpga9、四核dsp14通过emif总线a13双向连接，sram17与fpga9、四核dsp14通过emif总线b16双向连接，1553b收发器a1和fpga9双向连接，1553b收发器b2和fpga9双向连接，配置prom4和fpga9双向连接，adc6和总线驱动a7单向互联，adc和总线驱动b8单向互联，fpga9和总线驱动a7单向互联，fpga9和总线驱动b8单向互联。

如图1所示，本发明一种集成四核dsp及4m1553b总线控制器的高速大容量sip封装电路上电时，fpga9读取配置prom中存储的固件程序，并执行相应启动程序完成内部i/o分配、1553b控制器配置、jtag控制器配置等功能。四核dsp14读取flash11中存储的固件程序，并执行相应的启动程序完成配置。完成配置后，集成四核dsp及4m1553b总线控制器的高速大容量sip封装电路将按照用户设置的程序完成相应的计算和控制功能。一种集成四核dsp及4m1553b总线控制器的高速大容量sip封装电路,将1553b收发器a1、1553b收发器b2、用户i/o3、配置prom4、adc6、总线驱动a7、总线驱动b8、fpga9、jtag总线10、flash11、emif总线a12、hpi总线13、四核dsp14、dsp-jtag15、emif总线b16和sram17等裸芯片或模块通过系统级封装技术集成于40mm×40mm×7mm的小体积封装内，实现了高速信号总线、大容量存储、高计算性能元器件在小体积空间内的高密度集成，提供了小体积、高性能、面向多种应用的通用计算控制平台。

如图1所示，本发明的一种通用控制器sip电路,将1553b收发器a1、1553b收发器b2、用户i/o3、配置prom4、adc6、总线驱动a7、总线驱动b8、fpga9、jtag总线10、flash11、emif总线a12、hpi总线13、dsp14、dsp-jtag15、emif总线b16和sram17等未封装的裸芯片通过立体封装技术封装于40mm×40mm×7mm的同一封装内，实现了高速大容量通用控制器的高度集成。

本发明集成的四核dsp和4msram，能够提供高速并行计算能力和大容量存储能力，提供的两路1553b收发器，能够实现4m的信号传输速率，并具备信号完整性。集成四核dsp及4m1553b总线控制器的高速大容量sip封装电路，可有效减小计算控制器的体积和重量，同时具备更高的抗干扰性和更低的系统功耗。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。