本发明属于平板显示eda设计工具领域，尤其涉及一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法。
背景技术：
对于异形面板设计厂商，tft源极和ic之间利用轨道布线进行布线，布线紧贴弧形像素区，节省空间。但由于布线之间长度不一，导致每段布线电阻不同，影响ic信号的传导。在大屏面板领域，像素区轮廓一般为矩形，ic端口和tft源极端口一般都在一条水平线上，设计人员可以使用等电阻布线器进行布线，调节ic端口和tft源极端口引出的竖直段，并且在竖直段添加“弓”字形单元调节布线长度，从而调节布线电阻，最终确保所有布线电阻在一定的误差范围内保持一致。而在异形设计领域，像素区轮廓可以为圆形、椭圆形、圆角矩形等不规则图形，tft源极端口一般不在一条水平线上，呈弧线分布，而异形布线为了确保布线空间占用最小，每一根布线的点链大部分都是沿着像素区，斜段部分较多，竖直段所占比例较小。即使如此，为了尽量均衡ic信号传递的速率，其实还可以在轨道布线整体轮廓不变的情况下，在有限的布线竖直段（tft源极引出的竖直段和ic端口引出的竖直段）内插入“弓”字形单元调节电阻，尽量减小相邻布线电阻的差异，即dev。
为了在有限条件下实现dev的最小化，我们设计了一种基于轨道布线的电阻补偿方法。
技术实现要素：
为了解决现有技术中存在的不足，本发明的目的在于提供一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
为实现上述目的，提供的本发明提供的一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，包括以下步骤：
1）进行轨道布线，对布线电阻曲线分析，获得电阻曲线可行域；
2）采用迪杰斯特拉算法，计算最小电阻曲线的起点和终点之间的最短路径，获得最优电阻曲线；
3）根据所述最优电阻曲线，计算每根布线的目标电阻值；
4）根据所述目标电阻值，插入“弓”字形单元。
进一步地，步骤1）中的电阻曲线可行域为原始电阻曲线、极值电阻曲线和左右竖直边界所围成的区域。
进一步地，所述步骤2）进一步包括以下步骤：
根据可行域多边形的每一个节点与其余节点的连线是否在完全在可行域多边形内的关系，构建可视图g=(v,e)；
定义最小电阻曲线的左顶点和右顶点分别为起点和终点；
对g执行迪杰斯特拉算法，得到最短路径，获得最优电阻曲线。
进一步地，插入“弓”字形单元调节电阻的位置为轨道布线的tft源极引出的竖直段和ic端口引出的竖直段区域内。
进一步地，“弓”字形单元的摆幅要始终远离像素，和像素区同层金属保持最小间距。
本发明的电阻补偿技术方案可以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的实施方式的轨道布线结果；
图2为根据本发明的实施方式的图1中轨道布线的电阻曲线；
图3为根据本发明的实施方式的在轨道布线中插入“弓”字形单元调节电阻的局部示意图；
图4为根据本发明的实施方式的在轨道布线中插入“弓”字形单元调节电阻的又一局部示意图；
图5为根据本发明的实施方式的图1中轨道布线的电阻曲线与在轨道布线中插满“弓”字形单元调节电阻之后的轨道布线的电阻曲线图；
图6为根据本发明的实施方式的起点和终点之间的最短路径示意图；
图7为根据本发明的实施方式的布线工艺层设置示意图；
图8为根据本发明的实施方式的端口选择页面示意图；
图9为根据本发明的实施方式的高级选项设置示意图；
图10为根据本发明的实施方式的data与ic之间的预连线示意图；
图11为根据本发明的实施方式的布线结果示意图；
图12为根据本发明的实施方式的电阻报表；
图13为根据本发明的实施方式的电阻补偿曲线。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
首先在tft源极与ic之间进行轨道布线，此处不再详述，布线结果如图1所示。分析此时的布线电阻曲线，如图2所示，可以发现此曲线存在很多阶跃的部分，即局部dev相差过大，在方块电阻为0.1ω/sq的条件下，最大dev可以达到11.6ω，不符合面板ic信号的传输设计要求。（方块电阻，又叫薄层电阻、面电阻，是指表面为正方形导电薄层的电阻值，它与正方形薄层边长无关，而与薄层电阻率和厚度有关。）
为了调节整体布线间的电阻差异，我们可以在tft源极引出的竖直段和ic端口引出的竖直段区域内插入“弓”字形单元调节电阻，并且为了与像素区同层金属保持最小间距，“弓”字形单元的摆幅要始终远离像素，布线局部效果如图3、图4所示。
如果将竖直段区域插满“弓”字形单元，那么所有布线的电阻会达到自身的电阻极值，此时的电阻曲线如图5中的上部曲线所示，可以发现插满“弓”字形单元的电阻曲线也有很多阶跃跳变，但是整体电阻数值有所上升。因此我们要在布线电阻的可调节区域内找到一条dev最小的曲线。从图5中可以看出，原始电阻曲线（即下部曲线）、极值电阻曲线（即上部曲线）和左右竖直边界所围成的区域即为此问题的可行域。根据原始电阻曲线、插满“弓”字形单元的电阻曲线构建电阻曲线可行域；
假设可行域足够大，则dev可以调节为0ω，那么电阻曲线将会是一根水平直线，则电阻曲线长度为n-1。若存在dev，则电阻曲线长度为
求最短路径业界存在经典算法，即图论中的迪杰斯特拉算法。本发明利用迪杰斯特拉算法求解最小路径的算法如下：
1.构建可视图g=(v,e)，其中，g是一个二元组，是用于描述节点与节点之间关系的数学对象，v为节点集合，e为节点之间的边集合。遍历可行域多边形的每一个节点，判断其余n-1个节点与它的连线是否在完全在可行域多边形内，若存在，则建立该节点与它的连接关系。
2.定义最小电阻曲线（最小电阻曲线为没有插入“弓”字形单元时布线的电阻曲线）的左顶点和右顶点分别为起点和终点，对g执行迪杰斯特拉算法，即可得到最短路径。
算法运行完成，得到起点和终点之间的最短路径，如图6所示，可行域多边形内的折线即为最优电阻曲线。随后求得每根布线在曲线上对应的交点作为每根布线的目标电阻值，最后根据每根的目标电阻值插入合适的“弓”字形单元，完成电阻补偿。完成电阻补偿后的电阻曲线图如图6所示。
在插入“弓”字形单元调节电阻时，应注意以下2点：1）在轨道布线的tft源极引出的竖直段和ic端口引出的竖直段区域内插入“弓”字形单元调节电阻；2）“弓”字形单元的摆幅要始终远离像素，这样可以和像素区同层金属保持最小间距。
实施例1
下面结合一个具体的实施例，说明根据本发明的方法的布线方法，步骤如下：
（1）启动轨道布线命令，并设置布线参数；
图7为布线工艺层设置，图8为端口选择页面，图9为高级选项设置，如图所示，在aetherfpd工具中启动railrouting命令，在相应页面中设置参数。
（2）选择需要进行布线操作的两组端口；
图10为data与ic之间的预连线示意图。
（3）生成guideline；
在选择好端口之后，布线器会根据activearea的工艺层自动生成guideline图形，会提示“guidelineselected.”。
（4）点击ok完成布线；
图11为根据本发明的布线结果示意图，图12为电阻报表，图13为电阻补偿曲线。
本发明在保证tft源极与ic之间布线空间最小的情况下，尽量减少了相邻布线之间的电阻差异。
本电阻补偿技术方案可以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。