技术特征：
技术总结
本发明公开了一种基于现场可编程门阵列的卷积神经网络加速系统，所述加速系统包括通用处理器、现场可编程门阵列、存储模块以及数据总线和控制总线，其中，通用处理器是一个精简指令集的软核，它负责启动加速器、与主机端进行通信以及时间测量等；DDR3 DRAM作为加速器系统的外部存储器；AXI4‑Lite 总线用于命令传输，AXI4 总线用于数据传输；现场可编程门阵列中包含有多个处理引擎(PE)，每一个处理引擎都使用了最合适的分片展开策略来与卷积神经网络中一层的计算对应；所有的处理引擎都映射到同一块FPGA芯片上，这样不同的层能够以流水线的方式同时工作。本发明相对于已有的卷积神经网络加速系统能够取得更高的能效收益。
技术研发人员：李曦;周学海;王超;孙凡;万波
受保护的技术使用者：中国科学技术大学苏州研究院
技术研发日：2018.05.22
技术公布日：2018.10.16