一种基于FPGA的图形并发传输系统及方法与流程

本发明涉及图形图像传输技术领域，具体涉及一种基于fpga的图形并发传输系统及方法。

背景技术：

fpga(fieldprogrammablegatearray,现场可编成逻辑阵列)，作为一种可扩展性的原型设计和验证平台，成为了实现图形图像并发传输的理想平台。在某些领域，如舰船电子、航空电子等对实时性、并发性有较高要求的系统中，fpga可以很好地在微观上实现数据的并发传输。

技术实现要素：

有鉴于此，本发明提供一种基于fpga的图形并发传输系统及方法，在微观上实现图形的并发传输，以便于提高图形的传输效率。

为实现上述目的，本发明公开一种基于fpga的图形并发传输系统，所述系统包括fpga主控板1、与fpga主控板1电连接的上位机2、与fpga主控板1电连接的oled显示阵列模块3。

在上述技术方案中，所述fpga主控板1上设有与其电连接的arm处理器10、usb接口11和axidma图形数据传输通道12，所述fpga主控板1上还设有与其电连接的ddr存储模块13以及flash存储器模块14。

在上述技术方案中，所述上位机2通过usb接口11与fpga主控板1电连接，所述fpga主控板1通过内设的axidma图形数据传输通道12接口与oled显示阵列模块3电连接进行传输通讯。

本发明还公开一种基于fpga的图形并发传输方法，所述方法包括以下步骤：

s1、上位机通过usb接口将封装的图形数据传输至fpga主控板；

s2、fpga主控板接收图形数据并解析后，将数据存放至ddr存储模块；

s3、fpga主控板配置axidma图形数据传输通道后，由所述axidma图形数据传输通道将图形数据并行传输至oled显示阵列模块。

在上述技术方案中，上位机传输的图形数据的格式为特定rgb565格式。

在上述技术方案中，所述fpga主控板配置多路axidma图形数据传输通道。

在上述技术方案中，所述oled显示阵列模块的每一个oled显示阵列均对应着一路axidma图形数据传输通道，每一路axidma图形数据传输通道彼此独立。

本发明一种基于fpga的图形并发传输系统及方法，具有以下有益效果：本系统运用fpga的可扩展性和并发性，在微观上解决了多路图形的并发传输的问题，提高图形的传输效率。

附图说明

图1为本发明一种基于fpga的图形并发传输系统模块图；

图2为本发明一种基于fpga的图形并发传输方法流程图；

图3为本发明实施例基于fpga的图形并发传输方法流程图；

附图说明：1-fpga主控板，2-上位机，3-oled显示阵列模块，10-arm处理器，11-usb接口，12-axidma图形数据传输通道，13-ddr存储模块，14-flash存储器模块14。

具体实施方式

下面结合附图对本发明作进一步详细描述，本发明提供一种基于fpga的图形并发传输系统，如图1所示，所述系统包括fpga主控板1、与fpga主控板1电连接的上位机2、与fpga主控板1电连接的oled显示阵列模块3。

其中，所述fpga主控板1上设有与其电连接的arm处理器10、usb接口11和axidma图形数据传输通道12，所述fpga主控板1上还设有与其电连接的ddr存储模块13以及flash存储器模块14。

其中，所述上位机2通过usb接口11与fpga主控板1电连接，连接所用的通信协议为rndis远程网络驱动接口规范协议，所述fpga主控板1通过内设的axidma图形数据传输通道12接口与oled显示阵列模块3电连接进行传输通讯。

其中，arm处理器10，用于接收上位机传输的图形数据，并由arm处理器10指定图形数据存储位置，arm处理器10完成axidma图形数据传输通道12的参数配置。

具体的，所述fpga主控板1中设有的ddr存储模块13放置ddr存储器，用于存储图形数据，并提供arm处理器10的运行空间。

所述flash存储模块14放置flash存储器，用于存储fpga主控板1的配置文件、系统文件、驱动程序和应用程序。

本发明还提供一种基于fpga的图形并发传输方法，所述方法包括以下步骤，如图2所示：

s1、上位机通过usb接口将封装的图形数据传输至fpga主控板；

s2、fpga主控板接收图形数据并解析后，将数据存放至ddr存储模块；

s3、fpga主控板配置axidma图形数据传输通道后，由所述axidma图形数据传输通道将图形数据并行传输至oled显示阵列模块。

其中，上位机传输的图形数据的格式为特定rgb565格式。

其中，所述fpga主控板配置多路axidma图形数据传输通道。

其中，所述oled显示阵列模块的每一个oled显示阵列均对应着一路axidma图形数据传输通道，每一路axidma图形数据传输通道彼此独立。

具体的，图形数据来源于上位机。上位机封装好一帧图形数据，通过usb接口传输至fpga主控板中的arm处理器，其中，usb设备在上位机上被识别为一个rndis网络设备。上位机与fpga主控板之间的通信遵循tcp/ip网络协议，使用socket接口编程。arm处理器在接收到图形数据后，对图形数据进行解析，并将图形数据存放在ddr存储模块的特定位置。

如图3所示在fpga主控板内部，利用fpga的可扩展性和并行性，运用16路axidma图形数据传输通道作为图形数据并发传输的通道。arm处理器负责配置axidma图形数据传输通道的传输参数，包括源地址、数据长度等。

ddr存储模块和oled显示阵列之间的图形数据传输通过axidma图形数据传输通道完成。每一路axidma之间互相独立，并发工作。

说明书中未阐述的部分均为现有技术或公知常识。本实施方式仅用于说明该发明，而不用于限制本发明的范围，本领域技术人员对于本发明所做的等价置换等修改均认为是落入该发明权利要求书所保护范围内。

技术特征：

技术总结
本发明提供的一种基于FPGA的图形并发传输系统及方法，所述系统FPGA主控板通过USB接口接收特定格式的图形数据，图形数据来源于上位机，FPGA主控板在接收到正确的图形数据后对图形数据进行解析，并将图形数据存放至FPGA主控板的DDR的特定位置，在FPGA主控板中，利用FPGA的可扩展性和并行性，通过多路AXI DMA将图形数据并发传输至由多个OLED显示设备组成的显示阵列中，本方法利用了FPGA的可扩展性和并发性，在微观上解决了多路图形的并发传输的问题。

技术研发人员：徐培力;袁浩;许建平
受保护的技术使用者：中国船舶重工集团公司第七0九研究所
技术研发日：2018.09.19
技术公布日：2019.02.01