技术特征：
技术总结
本发明公开了一种并行接口读写电路及数据读写方法，利用输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端，由于设计的输入处理单元的作用，端口处地址信号A0～An对片选信号CEn、写信号WRn、读信号RDn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可，能够减少对时钟信号的要求，本发明采用异步并行接口指外部读写时钟和电路内部的时钟不同、或外部无时钟信号，这种类型的电路对时钟质量要求比较低，特别是外部无需时钟时，并行接口读写数据不受时钟信号的限制，设计灵活简单，能够减轻并行接口读写设计难度。
技术研发人员：陈卫国;王剑峰;任永杰
受保护的技术使用者：西安微电子技术研究所
技术研发日：2018.11.07
技术公布日：2019.03.15