半导体装置的制作方法

于2017年11月20日提交的日本专利申请no.2017-222695的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

本发明涉及一种半导体装置，例如，包括多个处理器并具有两种操作模式的半导体装置，即，其中多个处理器同样地操作的锁步(lock-step)模式和多个处理器不同地操作的分离模式。

背景技术：

近来，在包括用于执行程序的运算核心的半导体装置中，存在通过使用多个内部运算核心实现可靠性提高和处理能力增强的那些半导体装置。这种半导体装置包括具有两种操作模式(即，在其中多个运算核心同样地操作以获得相同的运算结果的锁步模式，以及在其中多个运算核心被不同地操作的分离模式)的半导体装置。在美国专利no.8,051,323中，公开了一种能够在锁步模式和分离模式之间切换的半导体装置。

技术实现要素：

然而，在美国专利no.8,051,323中公开的半导体装置中，当在锁步模式中发生故障时，检查运算核心可能导致对内部存储器或外围电路的无意识访问。当发生这样的故障时，已经用作检查运算核心的运算核心可能变得不能在分离模式中访问内部存储器或外围电路。即，美国专利no.8,051,323中公开的半导体装置不能检测在除了运算核心之外的模式切换处理所需的电路中发生的故障，并且这引起可靠性问题。

从本说明书和附图的以下描述中，本发明的其他目的和新颖特征将变得显而易见。

根据本发明的一个实施例，一种半导体装置包括：选择器，对应于多个运算核心中的用作用于在锁步模式中进行检查的运算核心的运算核心而提供，并且在锁步模式中，阻止从对应的运算核心输出的接口信号，以及在分离模式中，使从对应的运算核心输出的接口信号通过；访问监测器，监测经由选择器输出的接口信号，并且当检测到接口信号的异常状态时，输出误差信号；以及误差控制单元，基于从访问监测器输出的误差信号，向更高级别系统输出异常状态处理请求。

根据本发明的实施例，半导体装置可以检测在除了运算核心之外的模式切换处理所需的电路中发生的故障。

附图说明

图1是根据本发明第一实施例的半导体装置1的框图。

图2是示出根据第一实施例的访问监测器和误差控制单元的框图。

图3是图示根据第一实施例的时间监测单元的状态转变的图。

图4是根据本发明第二实施例的半导体装置的框图。

图5是示出根据第二实施例的误差注入单元和访问监测器的框图。

图6是根据本发明第三实施例的半导体装置的框图。

图7是示出根据第三实施例的误差注入单元和访问监测器的框图。

图8是根据本发明第四实施例的半导体装置的框图。

图9是表示根据本发明第五实施例的访问监测器的框图。

图10是根据本发明第六实施例的半导体装置的框图。

图11是根据本发明第七实施例的半导体装置的框图。

图12是示出根据第七实施例的访问监测器和误差控制单元的框图。

具体实施方式

以下描述和以下提及的附图包括适当的省略和简化以使描述清楚。并且，在附图中表示为执行各种处理的功能块的元件可以用cpu、存储器和其他电路以硬件方式实现，或者用例如加载在存储器中的程序以软件方式实现。因此，本领域技术人员将理解，这些功能块可以以各种方式实现，例如，仅通过硬件部件或仅通过软件部件或通过组合硬件部件和软件部件而不限于任何特定部件。并且，在下面参考的附图中，同样的元件由相同的数字和符号表示，并且在描述中，适当地避免描述性重复。

上述程序可以使用非暂时性计算机可读介质存储，并且可以提供给计算机。非暂时性计算机可读介质包括各种类型的有形存储介质，并且可以是例如磁记录介质(例如，软盘、磁带和硬盘驱动器)，磁光介质(例如，磁光盘)、cd-rom(只读存储器)、cd-r、cd-r/w、半导体存储器(例如，掩模rom、prom(可编程rom)、eprom(可擦除prom)、闪存rom和ram(随机存取存储器)。可以使用各种类型的暂时性计算机可读介质将程序提供给计算机。暂时性计算机可读介质包括例如电信号、光信号和电磁波。暂时性计算机可读介质可以用于经由有线通信信道(诸如电线和光纤)或经由无线电信道向计算机提供程序。

第一实施例

图1是根据本发明第一实施例的半导体装置1的框图。如图1所示，半导体装置1包括多个均用于程序执行的运算核心。第一实施例的半导体装置1具有两种操作模式，用于操作多个运算核心以从相应的运算核心获得相同的算术运算结果的锁步模式，以及用于独立地操作多个运算核心的分离模式。在锁步模式中，第一运算核心用于主运算处理，并且第二运算核心用作用于监测第一运算核心的操作的检查运算核心。即，在锁步模式中，基于由两个运算核心执行的算术运算的结果之间的差异(如果有的话)，可以在初期检测到运算核心故障。这增强了运算结果的可靠性。另一方面，在分离模式中，多个运算核心执行相应的程序，从而可以并行执行增加的数目的程序以用于高速处理。

如在图1中所示，第一实施例的半导体装置1包括第一运算核心(例如，第一处理器10)、第二运算核心(例如，第二处理器11)、第三处理器12、比较器13、选择器14、访问监测器15、误差控制单元16以及共享资源17和共享资源18。共享资源17和共享资源18是外围电路，其包括例如存储器、定时器-i/o接口电路、模数转换器以及数模转换器。共享资源是由第一处理器10、第二处理器11和第三处理器12共享的硬件资源。在图1中所示的示例中，共享资源17是存储器，而共享资源18是除存储器之外的硬件资源(例如，外围电路)。

第一处理器10、第二处理器11和第三处理器12是用于执行程序的运算核心。在图1中所示的第一实施例的半导体装置1在锁步模式中使用第一处理器10作为主运算核心，并且使用第二处理器11作为用于检查主运算核心的操作的运算核心。在锁步模式中输出相同算术运算结果的运算核心优选地具有相同的电路配置，但是它们之间可以具有不同的电路配置。在分离模式中，在图1中所示的第一实施例的半导体装置1使得第一处理器10、第二处理器11和第三处理器12分别执行程序。

如在图1中所示，在第一实施例的半导体装置1中，第一处理器10、第二处理器11、第三处理器12、访问监测器15、误差控制单元16以及共享资源17和28被配置为使得它们可以经由系统总线参与通信。应当注意，第二处理器11经由选择器14耦合到系统总线。

比较器13将从第一处理器10输出到共享资源17和共享资源18的第一组接口信号与从第二处理器11输出到共享资源17和共享资源18的第二组接口信号进行比较。作为比较结果，当发现第一组接口信号和第二组接口信号不一致时，比较器13启用第一误差信号err1。由比较器13监测的接口信号可以是包括在第一组接口信号和第二组接口信号中的每一个中的接口信号的部分(例如，仅数据信号)。

选择器14基于分离模式启用信号s_slt，关于是否将从第二处理器11输出的接口信号发送到系统总线bus来进行切换。选择器14还基于分离模式启用信号s_slt，关于向第二处理器11提供被寻址到第二处理器11并且从系统总线bus接收的一组接口信号，还是向第二处理器11提供被寻址到第一处理器10并从系统总线bus接收的一组接口信号来进行切换。

具体地说，在具有由分离模式启用信号s_slt指定的锁步模式的状态下，选择器14阻止从第二处理器11输出的第二组接口信号被输出到系统总线bus。此外，当在锁步模式中时，选择器14从寻址到第二处理器11并从系统总线bus接收的第二组接口信号以及寻址到第一处理器10并从系统总线bus接收的第一组接口信号中选择第一组接口信号，并且将被选择的第一组接口信号发送到第二处理器11。

在具有由分离模式启用信号s_slt指定的分离模式的状态下，选择器14将从第二处理器11输出的第二组接口信号输出到系统总线bus。此外，当在分离模式中时，选择器14从寻址到第二处理器11并从系统总线bus接收的第二组接口信号以及寻址到第一处理器10并从系统总线bus接收的第一组接口信号中选择第二组接口信号，并将被选择的第二组接口信号发送到第二处理器11。

访问监测器15检查经由选择器14的第二组接口信号到系统总线bus的输出，并且当第二组接口信号输出到系统总线bus时，输出第二误差信号err2。当在一段时间内没有输出第二组接口信号时，访问监测器15输出第三误差信号err3。稍后将详细描述访问监测器15。

误差控制单元16基于第一误差信号err1、第二误差信号err2或第三误差信号err3，检测第一处理器10或第二处理器11或选择器14的异常状态。基于检测到的异常状态，误差控制单元16输出异常状态处理请求以请求更高级别系统执行对应于异常状态的处理。在图1所示的示例中，误差控制单元16输出外部误差通知信号ex_out或误差中断信号int或复位请求信号rst作为用于请求异常状态处理的信号。稍后将详细描述误差控制单元16。

接下来，将详细描述访问监测器15和误差控制单元16。图2是示出根据第一实施例的访问监测器15和误差控制单元16的框图。第二处理器11和选择器14也在图2中示出以用于描述由访问监测器15和误差控制单元16操控的信号。

如图2所示，在第一实施例的半导体装置1中，在输入到第二处理器11或从第二处理器11输出的第二组接口信号中(下文中也可简称为“接口信号”)，仅访问请求信号被作为由访问监测器15和误差控制单元16进行误差检测处理的目标。这是因为，在访问请求信号是具有已知值的信号的情况下，访问监测器15和误差控制单元16可以容易地确定信号值。

如图2所示，访问监测器15具有第一路径ps1和第二路径ps2。第二路径ps2包括时间监测单元(计数器)21。第一路径ps1是用于将第二组接口信号中没有任何变化的被监测信号的值(即，根据第一实施例的访问请求信号)作为第二误差信号err2输出到误差控制单元16的信号路径。时间监测单元21检测访问请求信号中的变化，从当检测到信号变化时计数预定的时间量，并且在经过预定时间量时，改变输出信号(例如，第三误差信号err3)的逻辑电平。时间监测单元21可以是例如计数器。即，第二路径ps2使计数器基于作为包括在第二组接口信号中的监测目标(例如，访问请求信号)的信号的值进行操作，并且当计数器溢出时将逻辑电平改变的第三误差信号err3输出到误差控制单元16。使得时间监测单元21(例如，计数器)溢出的计数器值经由系统总线bus从第一处理器10或另一处理器提供。

第一实施例的半导体装置1的特征在于时间监测单元21的操作。下面详细描述时间监测单元21的操作。图3是图示第一实施例的时间监测单元21的状态转变的图。在图3中图示的状态转变的示例中，被监测的信号是访问请求信号。

在紧接在第一实施例的半导体装置1的启动之后的初始状态中，访问请求信号处于禁用状态，计数器处于复位状态，并且第三误差信号err3处于低电平(在图3中表示为“l”)。因此，时间监测单元21从图3所示的最顶部转变状态开始操作。只要访问请求信号处于禁用状态，时间监测单元21就保持在复位状态。当访问请求信号从禁用状态改变为启用状态时，时间监测单元21激活计数器。随后，当访问请求信号从启用状态改变为禁用状态时，时间监测单元21开始计数访问请求信号保持禁用的时间。

随后，在将误差信号err3保持为低的同时，时间监测单元21增量计数直到计数器溢出。如果在计数器由时间监测单元21操作的同时，处于禁用状态的访问请求信号被启用，则时间监测单元21再次复位计数器并将误差信号err3改变为低电平。如果在访问请求信号保持禁用的情况下计数器溢出，则时间监测单元21将处于低电平的第三误差信号err3改变为高电平。当再次启用处于禁用状态的访问请求信号时，时间监测单元21恢复初始状态。

如上所述，在半导体装置1在分离模式中操作时，由于任何原因，当访问请求信号被固定在禁用状态时，具有时间监测单元21的访问监测器15借助于误差信号err3将误差状态通知给误差控制单元16。

误差控制单元16包括第一寄存器(例如，寄存器31)、and电路32、第二寄存器(例如，寄存器33)、and电路34、or电路35和误差通知信号生成单元36。寄存器31存储第一误差值(例如，用于第二误差信号err2的复位控制位)，用于通知由第二误差信号err2指示的误差状态。寄存器33存储第二误差值(例如，用于第三误差信号err3的复位控制位)，用于通知由第三误差信号err3指示的误差状态。待存储在寄存器31和寄存器33中的值经由系统总线bus从第一处理器10或另一处理器提供。

当第二误差信号err2指示误差状态(例如，处于高电平)时，and电路32输出用于复位存储在寄存器31中的第二误差信号err2的复位控制位的值。当第三误差信号err3指示误差状态(例如，处于高电平)时，and电路34输出用于复位存储在寄存器33中的第三误差信号err3的复位控制位的值。

当and电路32和and电路34的输出信号中的至少一个输出信号变为有效(例如，设置为高电平)时，or电路35将其输出信号的逻辑电平从低改变为高。当第一误差信号err1和or电路35的输出信号变为有效(例如，设置为高电平)时，误差通知信号生成单元36输出异常状态处理请求。即，误差通知信号生成单元36包括存储为第二误差信号err2假定的值的第一寄存器(寄存器31)和存储为第三误差信号err3假定的值的第二寄存器(寄存器33)，并且当存储在第一寄存器中的值作为第二误差信号err2被输入时，或者当存储在第二寄存器中的值作为第三误差信号err3被输入时，输出异常状态处理请求。

误差通知信号生成单元36取决于已知的误差可以改变异常状态处理请求的内容。例如，当由第一误差信号err1给出误差通知时，误差通知信号生成单元36可以输出异常状态处理请求，该异常状态处理请求请求高层级系统停止在锁步模式中的操作，并且当由第二误差信号err2或第三误差信号err3(即，or电路35的输出信号)给出误差通知时，误差通知信号生成单元36可以输出异常状态处理请求，该异常状态处理请求请求高层级系统停止在锁步模式中的操作，并且同时禁止使用第二处理器11。

接下来，将描述第一实施例的半导体装置1的操作。如上所述，第一实施例的半导体装置1具有两种操作模式，锁步模式和分离模式。因此，在下文中，将分别描述第一实施例的半导体装置1的在锁步模式中的操作和在分离模式中的操作。

首先，将描述第一实施例的半导体装置1的在锁步模式中的操作。在锁步模式中，分离模式启用信号s_slt假定指示禁用状态的值(例如，指示锁步模式的值，即，高电平)。这使得选择器14阻止从第二处理器11输出的第二组接口信号，并使得将寻址到第一处理器10并经由系统总线bus接收的第一组接口信号提供给第二处理器11。即，在锁步模式中，从选择器14输出的接口信号假定为固定值(例如，低电平)。因此，在锁步模式中，作为监测目标而输入到访问监测器15的信号(例如，访问请求信号)被固定在低电平(禁用状态)并且第二误差信号err2保持在禁用状态(例如，处于低电平)。

然而，当选择器14故障或发生故障导致分离模式启用信号s_slt被固定在启用状态(例如，处于高电平)时，选择器14不再能够阻止从第二处理器11输出的第二组接口信号，并且作为结果，第二组接口信号被输出到系统总线bus。当发生如上述的故障时，提供给访问监测器15的访问请求信号的状态改变。在第一实施例的半导体装置1中，当访问请求信号的状态改变时，第二误差信号err2改变为高电平，并且误差控制单元16输出异常状态处理请求。

当在锁步模式中发生如上所述的故障时，第二处理器11在分离模式中错误地操作并对共享资源17和共享资源18进行写访问。这导致意外的连续fifo访问并导致不正确的操作而引起问题。在读取访问的情况下，这样的故障导致第一处理器10和第二处理器11不同地操作，并且比较器可以检测该差异。此外，当发生如上述的故障时，访问共享资源17和共享资源18的次数翻倍，导致总线性能降低。这可能导致不能满足关于系统控制周期的要求的问题。

然而，在第一实施例的半导体装置1中，由访问监测器15和误差控制单元16检测到上述故障，并且在高层级系统中执行防止随后的错误操作的处理，使得故障的影响最小化。

接下来，将描述第一实施例的半导体装置1的在分离模式中的操作。在分离模式中，分离模式启用信号s_slt假定指示启用状态的值(例如，指示分离模式的值，即，低电平)。这使得选择器14将从第二处理器11输出的第二组接口信号输出到系统总线bus，并使得将寻址到第二处理器11并从系统总线bus输入的第二组接口信号提供给第二处理器11。即，在分离模式中，从选择器14输出的接口信号变化。因此，在分离模式中，访问监测器15接收变化值的监测目标信号(例如，访问请求信号)，并且误差信号err3保持在禁用状态(例如，处于低电平)。

然而，当选择器14发生故障或者当使得分离模式启用信号s_slt未被固定在禁用状态(例如，处于低电平)时，选择器14阻止从第二处理器输出的第二组接口信号。当发生这样的故障时，提供给访问监测器15的访问请求信号被固定在禁用状态(例如，处于低电平)。在第一实施例的半导体装置1中，在分离模式中，访问请求信号被固定在禁用状态，使得第三误差信号err3改变为高电平，并且误差控制单元16输出异常状态处理请求。

当在分离模式中发生上述故障时，选择器14在锁步模式中错误地操作并且引起第二处理器11变得不能访问共享资源17和共享资源18的问题。在第一实施例的半导体装置1中，由访问监测器15和误差控制单元16检测到上述故障，并且在高层级系统中执行用于阻止随后的错误操作的处理，使得故障的影响最小化。

当没有发生故障时，在锁步模式中，第三误差信号err3保持在误差通知状态，并且在分离模式中，第二误差信号err2保持在误差通知状态。通知状态误差不是由于任何故障引起的。因此，需要将它们视为伪误差指示，以免导致高层级系统确定发生了故障。作为针对这样的伪误差指示的措施，需要布置误差控制单元16的设置(例如，误差通知信号生成单元36的设置)，以阻止来自终端的复位请求、中断请求和输出基于伪误差指示而产生。误差控制单元16的这样的设置优选地由独立的第三处理器12完成。

如上所述，在第一实施例的半导体装置1中，可以检测关于选择器14的故障和仅通过比较器13的处理器操作监测不能检测到的分离模式使能信号s_slt，并且可以执行处理以处置锁步模式中引起的检测到的故障。

此外，在第一实施例的半导体装置1中，访问监测器15可以在分离模式中检测关于选择器14的故障和分离模式启用信号s_slt，使得可以处置在分离模式中发生的故障。

因此，在第一实施例的半导体装置1中，可以检测到关于选择器14的故障和仅由处理器操作监测不能检测到的分离模式启用信号s_slt，并且可以处置检测到的故障。

第二实施例

作为本发明的第二实施例，将描述与第一实施例的半导体装置1不同的半导体装置2。在描述第二实施例时，与结合第一实施例描述的那些相同的组成元件将由与结合第一实施例使用的数字和符号相同的数字和符号表示，并且将省略对这些组成元件的描述。

图4是根据本发明第二实施例的半导体装置2的框图。如图4所示，半导体装置2相当于将访问监测器15由访问监测器15a代替并且附加地提供有误差注入单元19的第一实施例的半导体装置1。因此，在下文中，将详细描述访问监测器15a和误差注入单元19。图5是示出第二实施例的误差注入单元19和访问监测器15a的框图。

如图5所示，访问监测器15a相当于添加有选择器22的访问监测器15。误差注入单元19包括误差注入启用寄存器41和误差注入数据寄存器42。误差注入启用寄存器41存储监测目标信号的值(例如，误差数据)，误差控制单元基于监测目标信号的值输出异常状态处理请求。误差注入数据寄存器42存储用于确定是否将存储在误差注入数据寄存器42中的值输入到第一路径ps1和第二路径ps2的切换设置值。选择器22根据切换设置值，选择存储在误差数据注入寄存器42中的值和监测目标信号中的任何一个，并将该选择输出到第一路径和第二路径。存储在误差注入启用寄存器41中的切换设置值和存储在误差注入数据寄存器42中的值由第一处理器10或第三处理器12提供。

在包括访问监测器15a和误差注入单元19的第二实施例的半导体装置2中，可以检查访问监测器15a和误差控制单元16是否正确地操作。即，第二实施例的半导体装置2不仅可以检测选择器14的故障，还可以检测访问监测器15a和误差控制单元16的故障，从而半导体装置2可以确保比第一实施例的半导体装置1更高的可靠性。

第三实施例

作为本发明的第三实施例，将描述与第二实施例的半导体装置2不同的半导体装置3。在描述第三实施例时，与结合第一实施例和第二实施例描述的那些相同的组成元件将由与结合第一实施例和第二实施例使用的相同的数字和符号表示，并且将省略对这些组成元件的描述。

图6是第三实施例的半导体装置3的框图。如图6所示，第三实施例的半导体装置3相当于将访问监测器15由访问监测器15b代替的第一实施例的半导体装置1。在第三实施例的半导体装置3中，分离模式启用信号s_slt被输入到比较器13。在下文中，将详细描述访问监测器15b。图7是示出第三实施例的误差注入单元19和访问监测器15b的框图。

如在图7中所示，访问监测器15b相当于添加有and电路23和and电路24的访问监测器15a。and电路23是根据分离模式启用信号s_slt启用或禁用第一路径ps1的第一选通电路。and电路24是根据分离模式启用信号s_slt启用或禁用第二路径ps2的第二选通电路。在and电路23的两个输入端子中，当分离模式启用信号s_slt处于低电平时，用于输入分离模式启用信号s_slt的一个输入端子变为有效(例如，设置为高电平)。另一方面，在and电路24的两个输入端子中，当分离模式启用信号s_slt处于高电平时，用于输入分离模式启用信号s_slt的一个输入端子变为有效。即，and电路23和and电路24各自唯一地启用或禁用。

在如上所述提供有and电路23和and电路24的第三实施例的半导体装置3中，在锁步模式中，第二路径ps2被禁用以阻止第三误差信号err3被启用，并且在分离模式中，禁用第一路径ps1以阻止第二误差信号err2被启用。

而且，在第三实施例的半导体装置3中，当分离模式启用信号s_slt被输入到比较器13时，比较器13在分离模式中停止。

如上所述，在第三实施例的半导体装置3中，通过使用and电路23和and电路24，禁用在每个模式中产生伪误差的路径，从而禁止伪误差产生。因此，在第三实施例中，消除了在误差控制单元16中执行关于伪误差的处理的需要。而且，在第三实施例中，可以减小比较器13的操作时间，从而可以降低功率消耗。

第四实施例

作为本发明的第四实施例，将描述与第三实施例的半导体装置3不同的半导体装置4。在描述第四实施例时，与结合第一至第三实施例描述的组成元件相同的组成元件将由与第一至第三实施例相关的数字和符号表示，并且将省略对这些组成元件的描述。

图8是示出第四实施例的半导体装置4的框图。如图8所示，第四实施例的半导体装置4相当于将第二处理器11、比较器13、访问监测器15b和误差控制单元16由第二处理器11c、比较器13c、访问监测器15c和误差控制单元16c代替的第三实施例的半导体装置3。

误差控制单元16c与误差控制单元16相比具有附加功能，其中，当基于第一至第三误差信号err1至err3检测到误差时，用于操作初始化的本地复位信号rst_l被输出至第二处理器11c、比较器13c和访问监测器15c中的每个。与第二处理器11、比较器13和访问监测器15b相比较的第二处理器11c、比较器13c和访问监测器15c均具有附加功能：其中可以基于本地复位信号rst_l执行复位。

在第四实施例的半导体装置4中，通过复位第二处理器11c和比较器13c，对共享资源17和共享资源18的不需要的访问或者由比较器13c和访问监测器15c对伪误差的产生被禁止。在第四实施例的半导体装置4中，这允许第一处理器10和第三处理器12继续操作。在由来自误差控制单元16c的中断通知告知了第二处理器11、比较器13c和访问监测器15c处于复位状态后，第一处理器10和第三处理器12可以继续操作。

第五实施例

作为本发明的第五实施例，将描述与第一实施例的访问监测器15不同的访问监测器15d。在描述第五实施例时，与结合第一实施例描述的那些相同的组成元件将由与结合第一实施例使用的相同的数字和符号表示，并且将省略对这些组成元件的描述。

图9是示出第五实施例的访问监测器15d的框图。如图9所示，访问监测器15d相当于添加有ecc解码器25的访问监测器15。ecc解码器25基于包括在第二组接口信号中的监测目标信号和添加到监测目标信号的ecc代码来检测在锁步模式中经由选择器输出的监测目标信号的错误固定。访问监测器15d将来自ecc解码器25的输出发送到第一路径ps1和第二路径ps2。对于从选择器14输出的监测目标信号和添加到监测目标信号的ecc代码，优选地组合两者，使得在ecc解码器25处执行的解码处理中检测选择器14的故障。

在第五实施例的半导体装置中，在提供有ecc解码器25的情况下，不仅可以使用具有已知值的信号(例如，访问请求信号)，而且可以使用诸如数据信号的信号，每次生成该信号时都可以更新该信号的值。这是因为，即使选择器14在锁步模式中故障时，经由选择器14输出的信号中的一个信号的状态是固定的，在使用诸如ecc代码的误差检测代码执行解码的第五实施例的半导体装置中，即使当接口信号是每次产生这些信号时其值被更新的接口信号时，也可以检测到错误的信号固定。

第六实施例

作为本发明的第六实施例，将描述与第一实施例的半导体装置1不同的半导体装置6。在描述第六实施例时，与结合第一实施例描述的那些相同的组成元件将由与结合第一实施例使用的相同的数字和符号表示，并且将省略对这些组成元件的描述。

图10是第六实施例的半导体装置6的框图。如图10所示，第六实施例的半导体装置6包括两种配置，每种配置均能够在锁步模式和分离模式之间进行操作模式切换。在图10所示的示例中，第一处理器10、第二处理器11、比较器13和选择器14构成第一锁步配置，并且第三处理器50、第四处理器51、比较器53和选择器54构成第二锁步配置。第六实施例的半导体装置6被提供有仲裁电路(例如，or电路)作为附加电路。or电路60在经由选择器14输出的第二组接口信号与从第四处理器51经由选择器54输出的第四组接口信号之间进行仲裁，并且将经由选择器输出的一组接口信号发送到访问监测器15。

在第六实施例的半导体装置6中，or电路60使得可以使用访问监测器15和误差控制单元16的组合来监测两个锁步配置的操作。因此，在第六实施例的半导体装置6中，减少了由访问监测器15和误差控制单元16占用的每锁步配置的电路面积。

第七实施例

作为本发明的第七实施例，将描述与第一实施例的半导体装置1不同的半导体装置7。在描述第七实施例时，与结合第一实施例描述的那些相同的组成元件将由与结合第一实施例使用的相同的数字和符号表示，并且将省略对这些组成元件的描述。

图11是第七实施例的半导体装置7的框图。如图11所示，第七实施例的半导体装置7包括访问监测器15e和误差控制单元16e，而不是访问监测器15和误差控制单元16。

访问监测器15e检查包括在经由选择器14输出到系统总线bus的第二组接口信号中的监测目标信号，并且当监测目标信号输出到系统总线bus时，输出第二误差信号err2。误差控制单元16e基于第一误差信号err1和第二误差信号err2，检测第一处理器10或第二处理器11或选择器14的异常状态，然后，基于检测到的异常状态，输出异常状态处理请求(例如，复位请求信号rst，误差中断信号int，或外部误差通知信号ex_out)到高层级系统，从而请求高层级系统执行处理以处置检测到的异常状态。

将详细描述访问监测器15e和误差控制单元16e。图12是表示第七实施例的访问监测器15e和误差控制单元16e的框图。如图12所示，访问监测器15e与访问监测器15的不同之处在于不存在时间监测单元21和第二路径ps2。误差控制单元16e与误差控制单元16的不同之处在于不存在寄存器33、and电路34和or电路35。第七实施例的访问监测器15e在锁步模式中对监测目标信号进行监测，该监测目标信号是在正常状态中具有预定值的信号，当由选择器的故障引起异常状态时该预定值改变。在图12所示的示例中，访问监测器15e监测作为监测目标信号的从第二处理器11输出的访问请求信号，以请求访问共享资源17和共享资源18。在锁步模式中，访问请求信号通过选择器14保持在低电平，但是，当选择器14故障时，可以取决于第二处理器11的操作而上升到高电平。当在锁步模式中，从选择器14输出的访问请求信号上升到高电平时，访问监测器15e将第二误差信号err2发送到误差控制单元16e，以通知误差的发生。

第七实施例的半导体装置7与第一实施例的半导体装置1的不同之处在于消除了在分离模式中的误差检测功能。在锁步模式中发生相对严重的故障，诸如对共享资源的访问集中(或访问冲突)。因此，通过采用取决于所涉及的装置规范的第七实施例的半导体装置7，可以省略诸如时间监测单元21和寄存器33这样的电路以减小电路面积。

已经基于实施例具体地描述了由本发明人做出的发明，但是本发明不限于前述实施例，而是可以在不脱离本发明的范围的情况下以各种方式进行修改。