本实用新型涉及串口卡技术领域，更具体地说，涉及一种基于PXIe总线的多路串口卡。
背景技术：
随着计算机科学与自动控制的飞速发展，PXIe是面向仪器系统的PCIe扩展，是一种基于PC的测量和自动化平台。目前绝大多数测量仪器都使用此种总线。基于PXIe总线的模块化子卡，可以灵活组合以适应多种不同工业现场的应用。工业控制领域通常需要主控制器与多个现场设备通过串口进行通讯，而现在的主控大多数能提供数量有限的串口。目前解决多串口通讯的方法是购买串口卡，然而，市面上的多路串口卡存在以下缺点:不同串口之间的无法兼容，串口与PXIe接口之间的通讯控制不便利。例如，某型号的多串口卡，只能与该公司的主控板卡兼容。
技术实现要素：
有鉴于此，本实用新型提供了一种基于PXIe总线的多路串口卡，解决现有技术中串口卡不同串口之间的无法兼容，串口与PXIe接口之间的通讯控制不便利的缺陷。
为实现上述目的，本实用新型提供了如下技术方案：
一种基于PXIe总线的多路串口卡，包括有连接器单元、电平转换单元、PCIe转串口单元、FPGA单元、电源单元以及PXIe接口单元；其中，所述连接器单元用于连接外部串口设备，所述连接器单元的输入端与所述电平转换单元的输出端电性连接，所述连接器单元的输出端与外部串口设备电性连接；所述电平转换单元用于进行电平的转换以平稳输出平稳工作电平，所述电平转换单元的信号输入端与所述PCIe转串口单元的信号输出端电性连接，所述连所述电平转换单元的电源输入端与所述电源单元的电源输出端电性连接；所述PCIe转串口单元用于将PCIe总线通讯转换为串口通讯，所述PCIe转串口单元的第一信号输入端与所述FPGA单元的信号输出端电性连接，所述PCIe转串口单元的第二信号输入端与所述PXIe接口单元的第一信号输出端电性连接，所述PCIe转串口单元的电源输入端与所述电源单元的电源输出端电性连接；所述FPGA单元用于控制所述PCIe转串口单元和所述PXIe接口单元的工作状态，所述FPGA单元的信号输入端与所述PXIe接口单元的第二信号输出端电性连接；所述PXIe接口单元用于连接外部PXIe接口设备，所述PXIe接口单元的信号输入端与外部PXIe接口设备的输出端电性连接，所述PXIe接口单元的电源输入端与外部市电的输出端电性连接，所述PXIe接口单元的电源输出端与所述电源单元的输入端电性连接。
该多路串口卡的工作过程为：所述FPGA单元通过信号线检测PXIe接口单元的信号输入状态，然后所述FPGA单元通过信号线控制所述FPGA单元的PCIe信号输入到所述PCIe转串口单元中，然后所述PCIe转串口单元将PCIe信号转换成串口信号，依次经过电平转换单元和连接器单元后输出到外部串口设备中。
作为本实用新型的优选方案，该PCIe转串口单元包括有PCIe桥接模块、串口转换模块以及PCIe模块；其中，所述PCIe模块的输入端与所述PXIe接口单元的第一信号输出端电性连接，所述PCIe模块的输出端与所述PCIe桥接模块的第一信号输入端电性连接，所述PCIe桥接模块的第二信号输入端与所述FPGA单元的信号输出端电性连接，所述PCIe桥接模块的信号输出端与所述串口转换模块的信号输入端电性连接，所述串口转换模块的信号输出端与所述电平转换单元的信号输入端电性连接。
作为本实用新型的优选方案，该FPGA单元包括有信号触发模块和同步检测模块；所述信号触发模块的信号输入端与所述PXIe接口单元的第二信号输出端电性连接，所述信号触发模块的信号输出端与所述同步检测模块的信号输入端电性连接，所述同步检测模块的信号输出端与所述PCIe转串口单元的第一信号输入端电性连接。
作为本实用新型的优选方案，该PCIe转串口单元与所述PXIe接口单元采用PXIe总线通讯模式。
作为本实用新型的优选方案，该PCIe转串口单元的信号输出端设置有RS232、RS422以及RS485类型的串行通讯接口。
作为本实用新型的优选方案，该PCIe转串口单元的信号输出端的串行通讯接口至少有2个。
从上述的技术方案可以看出，在本实用新型中，由于该基于PXIe总线的多路串口卡，包括有连接器单元、电平转换单元、PCIe转串口单元、FPGA单元、电源单元以及PXIe接口单元；所述FPGA单元通过信号线检测PXIe接口单元的信号输入状态，然后所述FPGA单元通过信号线控制所述FPGA单元的PCIe信号输入到所述PCIe转串口单元中，然后所述PCIe转串口单元将PCIe信号转换成串口信号，依次经过电平转换单元和连接器单元后输出到外部串口设备中；因此，本实用新型一方面通过FPGA单元同时控制多个串行接口与PCIe接口的相互转换，使得串行接口与PCIe接口之间的转换更加灵活，便于控制，提高了串行接口与PCIe接口的转换效率；另一方面通过FPGA单元控制PCIe转串口单元接收多种不同类型的串口，采用集中管理集中控制的方式，使得不同类型的串口可通过所述FPGA单元的控制并与PCIe接口进行通讯，从而提高了不同串口与PCIe接口之间的兼容通讯；此外，本实用新型还可通过上位机配置实现RS232、RS422、RS485多种不同类型的串口，使得本实用新型具有通讯模式多样化、稳定可靠、灵活性强、适用范围广等优点。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：
图1为本实用新型实施例的整体结构图。
图2为本实用新型实施例的PCIe转串口单元的内部结构框图。
图3为本实用新型实施例的FPGA单元的内部结构框图。
图中：1-连接器单元；2-电平转换单元；3-PCIe转串口单元；4-FPGA单元；5-电源单元；6-PXIe接口单元；31-PCIe桥接模块；32-串口转换模块；33-PCIe模块；41-信号触发模块；42-同步检测模块。
具体实施方式
本实用新型实施例提供了一种冷热比例混水阀11控制装置。
如图1-3所示，本实用新型实施例公开了一种基于PXIe总线的多路串口卡，包括有连接器单元1、电平转换单元2、PCIe转串口单元3、FPGA单元4、电源单元5以及PXIe接口单元6；其中，所述连接器单元1用于连接外部串口设备，所述连接器单元1的输入端与所述电平转换单元2的输出端电性连接，所述连接器单元1的输出端与外部串口设备电性连接；所述电平转换单元2用于进行电平的转换以平稳输出平稳工作电平，所述电平转换单元2的信号输入端与所述PCIe转串口单元3的信号输出端电性连接，所述连所述电平转换单元2的电源输入端与所述电源单元5的电源输出端电性连接；所述PCIe转串口单元3用于将PCIe总线通讯转换为串口通讯，所述PCIe转串口单元3的第一信号输入端与所述FPGA单元4的信号输出端电性连接，所述PCIe转串口单元3的第二信号输入端与所述PXIe接口单元6的第一信号输出端电性连接，所述PCIe转串口单元3的电源输入端与所述电源单元5的电源输出端电性连接；所述FPGA单元4用于控制所述PCIe转串口单元3和所述PXIe接口单元6的工作状态，所述FPGA单元4的信号输入端与所述PXIe接口单元6的第二信号输出端电性连接；所述PXIe接口单元6用于连接外部PXIe接口设备，所述PXIe接口单元6的信号输入端与外部PXIe接口设备的输出端电性连接，所述PXIe接口单元6的电源输入端与外部市电的输出端电性连接，所述PXIe接口单元6的电源输出端与所述电源单元5的输入端电性连接。从上述的技术方案可以看出，在本实用新型中，由于该基于PXIe总线的多路串口卡，包括有连接器单元1、电平转换单元2、PCIe转串口单元3、FPGA单元4、电源单元5以及PXIe接口单元6；所述FPGA单元4通过信号线检测PXIe接口单元6的信号输入状态，然后所述FPGA单元4通过信号线控制所述FPGA单元4的PCIe信号输入到所述PCIe转串口单元3中，然后所述PCIe转串口单元3将PCIe信号转换成串口信号，依次经过电平转换单元2和连接器单元1后输出到外部串口设备中；因此，本实用新型实施例一方面通过FPGA单元4同时控制多个串行接口与PCIe接口的相互转换，使得串行接口与PCIe接口之间的转换更加灵活，便于控制，提高了串行接口与PCIe接口的转换效率；另一方面通过FPGA单元4控制PCIe转串口单元3接收多种不同类型的串口，采用集中管理集中控制的方式，使得不同类型的串口可通过所述FPGA单元4的控制并与PCIe接口进行通讯，从而提高了不同串口与PCIe接口之间的兼容通讯；此外，本实用新型还可通过上位机配置实现RS232、RS422、RS485多种不同类型的串口，使得本实用新型具有通讯模式多样化、稳定可靠、灵活性强、适用范围广等优点。在本实用新型实施例中，所述连接器单元1、电平转换单元2、PCIe转串口单元3、FPGA单元4、电源单元5以及PXIe接口单元6均为现有技术中的集成化模块，各个单元内部电路均为现有技术，本实用新型实施例的目的是通过这些现有集成化模块重新整理组合，形成了基于PXIe总线的多路串口卡，从而达到能多兼容不同类型串口、便于控制串口与PXIe接口之间相互通讯的目的。
具体地，该PCIe转串口单元3包括有PCIe桥接模块31、串口转换模块32以及PCIe模块33；其中，所述PCIe模块33的输入端与所述PXIe接口单元6的第一信号输出端电性连接，所述PCIe模块33的输出端与所述PCIe桥接模块31的第一信号输入端电性连接，所述PCIe桥接模块31的第二信号输入端与所述FPGA单元4的信号输出端电性连接，所述PCIe桥接模块31的信号输出端与所述串口转换模块32的信号输入端电性连接，所述串口转换模块32的信号输出端与所述电平转换单元2的信号输入端电性连接；该FPGA单元4包括有信号触发模块41和同步检测模块42；所述信号触发模块41的信号输入端与所述PXIe接口单元6的第二信号输出端电性连接，所述信号触发模块41的信号输出端与所述同步检测模块42的信号输入端电性连接，所述同步检测模块42的信号输出端与所述PCIe转串口单元3的第一信号输入端电性连接；该PCIe转串口单元3与所述PXIe接口单元6采用PXIe总线通讯模式；该PCIe转串口单元3的信号输出端设置有RS232、RS422以及RS485类型的串行通讯接口；该PCIe转串口单元3的信号输出端的串行通讯接口至少有2个。
在本实用新型实施例中，所述连接器单元1通过所述电平转换单元2与所述PCIe转串口单元3进行通讯，所述PCIe转串口单元3接收来自所述FPGA单元4的数据，然后所述PCIe转串口单元3设置其内部控制寄存器的数据，从而控制所述PCIe转串口单元3内部的多个串口同时收发数据，在本实用新型实施例中，所述电平转换单元2使用EXAR公司SP339E芯片，支持配置为RS-232，RS-485和RS-433串口标准，无需附加组件；所述PCIe转串口单元3为接口模块，使用EXAR公司xr17v358芯片，耦接于所述PXIe接口单元6中PCIe链路部分，所述PCIe转串口单元3的内部具有PCIe对接口、电源、8通道UART、多用途IO、全局寄存器、外部扩展接口、EEPROM接口七大模块，其中PCIe对接口和MPIO控制全局寄存器达到对UART模块的控制，具有更高的性能和较低的功耗；所述FPGA单元4使用其内部的串口模块输出时钟和PXIE100作为时钟输入，处理所述PXIe接口单元6的触发和同步信号，并通过多功能I/O控制所述PCIe转串口单元3；所述PCIe转串口单元3使用单片设计，具有很高的稳定性；所述电平转换单元2使用多应用芯片，可通过上位机配置实现RS232、RS422、RS485多种不同类型的串口。
该多路串口卡的工作过程为：所述FPGA单元4通过信号线检测PXIe接口单元6的信号输入状态，然后所述FPGA单元4通过信号线控制所述FPGA单元4的PCIe信号输入到所述PCIe转串口单元3中，然后所述PCIe转串口单元3将PCIe信号转换成串口信号，依次经过电平转换单元2和连接器单元1后输出到外部串口设备中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用的精神或范围的情况下，在其它实施例中实现。因此，本实用将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。