本实用新型涉及一种保护方法，具体是一种用于MCU芯片的时钟保护电路。
背景技术：
MCU芯片被广泛地使用到电子产品中，作为电子电路里面的控制单元。MCU芯片的应用场合多种多样，应用条件也就各不相同。当MCU芯片需要使用到一些电气环境相对恶劣的应用场合时，如何提前MCU芯片的可靠性是非常重要的。当MCU芯片处于在场应用时，其中一种需要小心应对的异常就是MCU的外部高频时钟出现异常。如果外部高频时钟出现停止振荡的异常，MCU内核就可能会由于失去了工作主时钟而处于死锁状态，进而导致MCU应用系统出现严重的在场应用异常。本实用新型提供一种用于MCU芯片的时钟保护电路，通过MCU芯片内部的时钟保护电路，当芯片处于在场应用时，MCU芯片内部的时钟保护电路可以自检到应用系统的出现外部高频时钟出现停止振荡等异常状态，并且及时地将MCU内核的工作主时钟由外部高频时钟切换成内部低频时钟，从而避免MCU内核出现死锁状态与及由此而导致的严重的系统异常。时钟保护电路还能够在异常发生时产生相应的中断请求信号，使MCU内核能够及时地启动相应的中断保护程序，进一步提高MCU芯片在场应用的可靠性。
技术实现要素：
本实用新型的目的在于提供一种用于MCU芯片的时钟保护电路，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种用于MCU芯片的时钟保护电路，包括时钟管理模块CKM、时钟监测保护模块PRT_MON和高频振荡器HOSC，所述时钟管理模块CKM分别连接时钟监测保护模块PRT_MON和MCU内核MCU_CORE，时钟监测保护模块PRT_MON还分别连接高频振荡器HOSC和低频时钟模块LPOSC
当MCU芯片处于在场应用时，其内核工作主时钟由芯片外部的高频振荡器HOSC提供，芯片外部的高频振荡器HOSC输出的时钟hck输入至MCU芯片内部的时钟监测保护模块PRT_MON，时钟监测保护模块PRT_MON负责对外部高频时钟hck进行自检，时钟监测保护模块输出的时钟保护启动信号prt_st被连接到时钟管理模块CKM，当时钟监测保护模块PRT_MON检测到芯片外部的高频振荡器为正常状态时，时钟保护启动信号prt_st将被置为低电平状态，当时钟监测保护模块PRT_MON自检到芯片外部的高频振荡器出现停止振荡的异常状态时，时钟保护启动信号prt_st将被置为高电平有效状态，时钟监测保护模块PRT_MON输出的时钟保护启动信号prt_st被连接到时钟管理模块CKM；时钟管理模块CKM负责根据时钟保护启动信号prt_st的不同状态选择正常的外部高频时钟hck作为内核工作时钟，或者将内部低频时钟lck作为内核工作时钟clk_mcu，时钟管理模块CKM持续监测时钟监测保护模块PRT_MON送过来的时钟保护启动信号prt_st，当其监测到时钟保护启动信号为低电平状态时，时钟管理模块CKM选择正常的外部高频时钟hck作为内核工作时钟clk_mcu输送至MCU内核MCU_CORE；当其监测到时钟保护启动信号为高电平状态时，时钟管理模块CKM立刻将内部低频时钟模块产生的内部低频时钟lck作为内核工作时钟clk_mcu输送至MCU内核MCU_CORE；当时钟监测保护模块PRT_MON自检到芯片外部的高频振荡器出现停止振荡的异常状态时，还会产生一个中断请求信号intr，将此异常报告给MCU内核，MCU内核收到此中断请求信号时，能够在工作主时钟完成切换之后，进入相应的中断服务程序，进行一系列时钟异常保护操作。
作为本实用新型进一步的方案：所述时钟监测保护模块PRT_MON为双时钟逻辑模块。
作为本实用新型再进一步的方案：在时钟监测保护模块PRT_MON的内部，时钟监测计数器DCNT以外部高频时钟hck作为其工作时钟，每个hck的上升沿，时钟监测计数器进行加1累加，时钟监测保护模块PRT_MON的内部包括有3个以内部低频时钟lck为工作时钟的缓存器，它们分别是缓存器1BUF1，缓存器2BUF2，缓存器3BUF3，3个缓存器以串行方式相连接，时钟监测计数器的计数值cnt_p0输送到缓存器1BUF1，缓存器1BUF1持续地对时钟监测计数器的计数值cnto进行采样，缓存器1BUF1输出时钟监测计数器采样值cnt_p1，缓存器2BUF2同时以内部低频时钟作为工作时钟，缓存器2BUF2对缓存器1输出的时钟监测计数器采样值cnt_p1进行缓存后得到时钟监测计数器采样值cnt_p2，缓存器3BUF3对缓存器2输出的时钟监测计数器采样值cnt_p2进行缓存后得到时钟监测计数器采样值cnt_p3，缓存器2输出的时钟监测计数器采样值cnt_p2与缓存器3输出的时钟监测计数器采样值cnt_p3被送至比较器C1的输入端，外部高频时钟正常的情况下，时钟监测计数器采样值cnt_p2与时钟监测计数器采样值cnt_p3不相等，因为时钟监测计数器采样值cnt_p3的值相对于时钟监测计数器采样值cnt_p2有1个内部低频时钟周期的延时，当外部高频时钟正常时，时钟监测计数器采样值cnt_p3的值与时钟监测计数器采样值cnt_p2的值不相等，这将会驱使比较器C1输出的比较信号为低电平状态，并且驱使锁存器LAT1输出的时钟保护启动信号prt_st被置为低电平无效状态，当外部高频时钟出现停振异常时，时钟监测计数器采样值cnt_p3的值与时钟监测计数器采样值cnt_p2的值相等，这将会驱使比较器C1输出的比较信号为高电平状态，并且驱使锁存器LAT1输出的时钟保护启动信号prt_st被置为高电平有效状态。
与现有技术相比，本实用新型的有益效果是：本实用新型通过MCU芯片内部的时钟保护电路，当芯片处于在场应用时，MCU芯片内部的时钟保护电路可以自检到应用系统的出现外部高频时钟出现停止振荡等异常状态，并且及时地将MCU内核的工作主时钟由外部高频时钟切换成内部低频时钟，从而避免MCU内核出现死锁状态与及由此而导致的严重的系统异常。时钟保护电路还能够在异常发生时产生相应的中断请求信号，使MCU内核能够及时地启动相应的中断保护程序，进一步提高MCU芯片在场应用的可靠性，使MCU芯片能够被使用到一些电气环境相对恶劣的应用场合。
附图说明
图1为用于MCU芯片的时钟保护电路的工作原理框图。
图2为用于MCU芯片的时钟保护电路中时钟监测保护模块的工作原理图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1～2，本实用新型实施例中，一种用于MCU芯片的时钟保护电路，当MCU芯片处于在场应用时，如果外部高频时钟出现停止振荡的异常，MCU内核就可能会由于失去了工作主时钟而处于死锁状态，进而导致MCU应用系统出现严重的在场应用异常。本实用新型提供一种适用于MCU芯片的时钟保护电路，通过MCU芯片内部的时钟保护电路可以自检到MCU芯片外部高频时钟出现停止振荡等异常状态，并且能够在外部高频时钟出现异常的时候,及时地将MCU内核的工作主时钟由外部高频时钟切换成内部低频时钟，从而避免由于外部高频时钟的停振异常令MCU内核出现死锁状态，进而导致应用系统出现严重后果。
用于MCU芯片的时钟保护电路原理如图1所示。MCU芯片由时钟监测保护模块PRT_MON、内部低频时钟模块LPOSC、时钟管理模块CKM、MCU内核MCU_CORE等部分组成。当MCU芯片处于在场应用时，其内核工作主时钟由芯片外部的高频振荡器HOSC提供。芯片外部的高频振荡器HOSC输出的时钟hck输入至MCU芯片内部的时钟监测保护模块PRT_MON，时钟监测保护模块PRT_MON负责对外部高频时钟hck进行自检。时钟监测保护模块为双时钟逻辑模块，即时钟监测保护模块工作时需要同时使用到外部高频时钟模块产生的外部高频时钟hck和内部低频时钟模块产生的内部低频时钟lck。时钟监测保护模块输出的时钟保护启动信号prt_st被连接到时钟管理模块CKM。当时钟监测保护模块PRT_MON检测到芯片外部的高频振荡器为正常状态时，时钟保护启动信号prt_st将被置为低电平状态。当时钟监测保护模块PRT_MON自检到芯片外部的高频振荡器出现停止振荡的异常状态时，时钟保护启动信号prt_st将被置为高电平有效状态。时钟监测保护模块输出的时钟保护启动信号prt_st被连接到时钟管理模块CKM。时钟管理模块CKM负责根据时钟保护启动信号prt_st的不同状态选择正常的外部高频时钟hck作为内核工作时钟，或者将内部低频时钟lck作为内核工作时钟clk_mcu。时钟管理模块CKM持续监测时钟监测保护模块PRT_MON送过来的时钟保护启动信号prt_st，当其监测到时钟保护启动信号为低电平状态时，时钟管理模块CKM选择正常的外部高频时钟hck作为内核工作时钟clk_mcu输送至MCU内核MCU_CORE；当其监测到时钟保护启动信号为高电平状态时，时钟管理模块CKM立刻将内部低频时钟模块产生的内部低频时钟lck作为内核工作时钟clk_mcu输送至MCU内核MCU_CORE。另外，当时钟监测保护模块PRT_MON自检到芯片外部的高频振荡器出现停止振荡的异常状态时，其还会产生一个中断请求信号intr，将此异常报告给MCU内核，MCU内核收到此中断请求信号时，可以在工作主时钟完成切换之后，进入相应的中断服务程序，进行一系列时钟异常保护操作，以免应用系统出现相应的异常。
时钟监测保护模块PRT_MON的内部工作原理如图 2所示。在时钟监测保护模块PRT_MON的内部，时钟监测计数器DCNT以外部高频时钟hck作为其工作时钟，每个hck的上升沿，时钟监测计数器进行加1累加。时钟监测保护模块PRT_MON的内部包括有3个以内部低频时钟lck为工作时钟的缓存器，它们分别是缓存器1BUF1，缓存器2BUF2，缓存器3BUF3。3个缓存器以串行方式相连接。时钟监测计数器的计数值cnt_p0输送到缓存器1BUF1。缓存器1BUF1持续地对时钟监测计数器的计数值cnto进行采样，缓存器1BUF1输出时钟监测计数器采样值cnt_p1。缓存器2BUF2同时以内部低频时钟作为工作时钟，缓存器2BUF2对缓存器1输出的时钟监测计数器采样值cnt_p1进行缓存后得到时钟监测计数器采样值cnt_p2。缓存器3BUF3对缓存器2输出的时钟监测计数器采样值cnt_p2进行缓存后得到时钟监测计数器采样值cnt_p3。缓存器2输出的时钟监测计数器采样值cnt_p2与缓存器3输出的时钟监测计数器采样值cnt_p3被送至比较器C1的输入端。外部高频时钟正常的情况下，时钟监测计数器采样值cnt_p2与时钟监测计数器采样值cnt_p3不相等，因为时钟监测计数器采样值cnt_p3的值相对于时钟监测计数器采样值cnt_p2有1个内部低频时钟周期的延时。当外部高频时钟正常时，时钟监测计数器采样值cnt_p3的值与时钟监测计数器采样值cnt_p2的值不相等，这将会驱使比较器C1输出的比较信号为低电平状态，并且驱使锁存器LAT1输出的时钟保护启动信号prt_st被置为低电平无效状态。当外部高频时钟出现停振异常时，时钟监测计数器采样值cnt_p3的值与时钟监测计数器采样值cnt_p2的值相等，这将会驱使比较器C1输出的比较信号为高电平状态，并且驱使锁存器LAT1输出的时钟保护启动信号prt_st被置为高电平有效状态。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。