一种基于fpga的高精度时钟检测方法
【技术领域】
[0001] 本发明设及一种时钟检测方法，特别是设及一种基于FPGA的高精度时钟检测方 法。
【背景技术】
[0002] 1588具有纳秒级别的精确度，信息短、占据带宽资源少，综合成本低，可靠性高，因 此目前社会在积极推动1588协议的发展和应用。
[000引目前，基于FPGA的158別寸钟解决方案主要有W下特点：
[0004] 1、直接使用本地时钟直接检测时钟事件(报文到达或者离开）；
[0005] 2、时钟(Timer)采用简单的计数器逻辑维护；
[0006] 现有技术的缺点：
[0007] 1、检测时钟时间(报文到达或者离开)的精度低，直接影响对时准确度；
[000引2、时钟采用简单的技术器逻辑维护，控制精度低，误差大。
【发明内容】
[0009] 有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种提高时钟事 件的检测精度的方法。
[0010] 为实现上述目的，本发明提供了一种基于FPGA的高精度时钟检测方法，在一个时 钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关 系，确定被测信号发生时间；
[00川系统主时钟产生η个相位时钟信号，η为正整数;时钟事件的到达，W-个上升沿脉 冲表示;D触发器的时钟输入端接收到时钟信号作为D触发器的数据输入信号;所述时钟信 号将一个系统时钟周期分割成η个区域，然后判断时钟事件的发生区域。
[0012]较佳的，所述判断时钟事件的发生区域按W下步骤进行：当时钟事件信号到达，D 触发器将锁存输出各个相位时钟信号，输出一个4比特编码值;根据解码映射表，确定事件 发生区域。
[001引本发明的有益效果是:本发明能够明显提高在FPGA中实现1588功能的时间控制精 度。
【附图说明】
[0014] 图1是本发明多相位检测的结构框图；
[0015] 图2是多相位检测的原理图。
【具体实施方式】
[0016] 下面结合附图和实施例对本发明作进一步说明：
[0017] 如图1和图2所示，一种基于FPGA的高精度时钟检测方法，其特征在于:在一个时钟 周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系， 确定被测信号发生时间；
[001引系统主时钟产生η个相位时钟信号，η为正整数。在本实施例中，产生四个相位时钟 信号，相位间隔是90度。时间事件的到达，W-个上升沿脉冲表示报文的SOF信号上升沿 信号表示的话，该信号将作为D触发器的时钟信号），它将发送到D触发器的时钟输入端;4个 相位的时钟信号作为D触发器的数据输入信号。四相位的时钟信号，将一个系统时钟周期分 割成4个区域，由于本发明能够判断事件的发生区域，那么事件检测的准确度理论上将提高 四倍。
[0019] 所述判断时钟事件的发生区域按W下步骤进行：当时钟事件信号到达(S0F)，D触 发器将锁存输出各个相位时钟信号，输出一个4比特编码值给解码器;根据解码映射表，确 定事件发生区域。为阐述本实施例，设定系统时钟125MHz(周期8ns)，从表1中可W看到，不 考虑其它因素影响的前提下，事件到达时间的判决精度可W从8ns提高到化S。
[0020]
[0021 ] 表1.事件解码时间映射表
[0022] W上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无 需创造性劳动就可W根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术 人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可W得到的 技术方案，皆应在由权利要求书所确定的保护范围内。
【主权项】
1. 一种基于FPGA的高精度时钟检测方法，其特征在于:在一个时钟周期内产生多个相 位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生 时间； 系统主时钟产生η个相位时钟信号，η为正整数;时钟事件的到达，以一个上升沿脉冲表 示;D触发器的时钟输入端接收到时钟信号作为D触发器的数据输入信号;所述时钟信号将 一个系统时钟周期分割成η个区域，然后判断时钟事件的发生区域。2. 如权利要求1所述的一种基于FPGA的高精度时钟检测方法，其特征是： 所述判断时钟事件的发生区域按以下步骤进行：当时钟事件信号到达，D触发器将锁存 输出各个相位时钟信号，输出一个4比特编码值;根据解码映射表，确定事件发生区域。
【专利摘要】本发明公开了一种基于FPGA的高精度时钟检测方法，涉及一种时钟检测方法，本发明在一个时钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生时间。本发明能够明显提高在FPGA中实现1588功能的时间控制精度。
【IPC分类】G06F1/14
【公开号】CN105630067
【申请号】CN201510994485
【发明人】于华, 安丰军, 李晓倩, 张家琦, 邹昕, 李政, 周立, 闫攀
【申请人】北京浩瀚深度信息技术股份有限公司
【公开日】2016年6月1日
【申请日】2015年12月25日