电能表的时钟电路的制作方法
【技术领域】
[0001]本实用新型属于电子电路技术领域，尤其涉及一种智能电表的时钟电路。
【背景技术】
[0002]随着电力行业智能电能表大批量更新换代，从机械表逐步转变成智能表。智能表最重要的硬件功能之一就是时钟功能，智能表分时计费、电量冻结、费率切换都需要稳定、准确的时钟运行，所以稳定可靠、高准确度的时钟电路对于电能表是非常重要的。
[0003]目前电表市场上电能表时钟实现方案主要还是以单时钟芯片为主，基于产品的成本因素，部分电能表采用单独石英晶振提供时钟源加上测温电路的方式实现时钟功能，部分电能表采用MEMS晶振实现时钟功能，以保证温度范围内的一致性。根据产品的销售价格、销售区域、客户需求的不同，电能表选择的时钟电路的方案也不同，现有的时钟电路不能适应不同的电能表。
【实用新型内容】
[0004]为了解决要针对不同电能表时钟实现方案需要单独设计产品带来的通用性差、成本高的问题，本实用新型的目的在于提供一种一种多种时钟方案可选择的时钟电路，一种电路即可满足的不同时钟方案。
[0005]为了实现上述目的，本实用新型采取如下的技术解决方案:
[0006]电能表的时钟电路，包括三路时钟电路和测温电路，所述三路时钟电路和测温电路分别与电能表MCU相连;其中，所述三路时钟电路包括时钟芯片、石英晶振及MEMS晶振;所述时钟芯片的2脚与电能表MCU的SCL信号线相连，13脚与电能表MCU的SDA信号线相连，11脚接模拟地，7脚与6脚相连，3脚与电能表MCU的外置时钟信号输入口相连，10脚与电能表秒脉冲输出光耦相连，I脚、4脚、5脚、8脚、9脚、12脚及14脚为空脚;所述时钟芯片的6脚同时与第一电容和第一电阻相连，所述第一电容的另一端接模拟地，所述第一电阻的另一端与电源端相连；电源端上同时连接有第二电阻，所述第二电阻的另一端同时与第三电阻及MEMS晶振相连，所述第三电阻的另一端接模拟地，所述MEMS晶振的另一端与第四电阻相连，所述第四电阻的另一端同时与第五电阻及电能表MCU的外置时钟信号输入口相连，所述第五电阻的另一端与所述石英晶振相连，所述石英晶振的另一端与电能表MCU的外置时钟信号输出口相连;所述第五电阻的另一端还与第二电容相连，所述第二电容的另一端与第三电容的一端共同接到模拟地，所述第三电容的另一端与电能表MCU的外置时钟信号输出口相连。
[0007]进一步的，所述时钟芯片采用EPSON公司的RX8025T硬件时钟芯片。
[0008]进一步的，所述石英晶振米用振汤频率为32768Hz的无源晶振。
[0009]进一步的，所述MEMS晶振采用振荡频率为32768Hz的硅晶振。
[0010]进一步的，所述测温电路包括热敏电阻及第六电阻，所述第六电阻的一端与电能表MCU的普通输出I/O□相连，另外一端与所述热敏电阻相连，并连接到电能表MCU的样口，所述热敏电阻的另一端接模拟地。
[0011]由以上技术方案可知，本实用新型的时钟电路对三种时钟电路方案进行了整合设计，通过不同电阻器件的焊接来选择使用不同的时钟电路，石英晶振时钟电路采用普通的无源晶振为振荡源，为MCU提供32768振荡信号;MEMS晶振电路采用MEMS工艺，能提供给MCU全温度范围内稳定的时钟振荡信号；时钟芯片电路可以直接输入给MCU准确的万年历时钟数据;通过对三种时钟电路的整合，可以通过简单的电阻器件选择不同的时钟电路方案，增加了产品的多样选择性。
【附图说明】
[0012]为了更清楚地说明本实用新型实施例，下面将对实施例或现有技术描述中所需要使用的附图做简单介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1为为本实用新型实施例的电路框图；
[0014]图2为本实用新型三路时钟电路的电路图；
[0015]图3为本实用新型测温电路的电路图。
[0016]以下结合附图对本实用新型的【具体实施方式】作进一步详细地说明。
【具体实施方式】
[0017]如图1所示，本实用新型的时钟电路包括由三种不同的时钟源发生器件组成的三路时钟电路和测温电路，三路时钟电路和测温电路分别与电能表的MCU相连。
[0018]如图2所示，本实用新型的三路时钟电路包括时钟芯片U1 2、石英晶振YI及MEMS晶振Y3，本实施例的时钟芯片采用EPSON公司的RX80 2 5T硬件时钟芯片;石英晶振采用振荡频率为32768Hz的无源晶振，MEMS晶振采用振荡频率为32768Hz的硅晶振。时钟芯片U102的2脚与电能表M⑶的12C通信总线的SCL信号线相连，13脚与电能表M⑶的12C通信总线的SDA信号线相连，11脚(GND)与供电模拟地相连，7脚与6脚相连，3脚与电能表MCU的外置时钟信号输入口(X2IN)相连，10脚与电能表秒脉冲输出光耦相连，I脚、4脚、5脚、8脚、9脚、12脚及14脚为空脚。
[0019]时钟芯片U102的6脚同时与第一电容C107和第一电阻R107相连，第一电容C107的另一端接模拟地，第一电阻R107的另一端与电源端(DVBB)相连。电源端(DVBB)上同时连接有第二电阻R27，第二电阻R27的另一端同时与第三电阻R26及MEMS晶振Y3相连，为MEMS晶振Y3供电，第三电阻R26的另一端接模拟地，MEMS晶振Y3的另一端与第四电阻R14相连，第四电阻R14的另一端与第五电阻R207相连，第四电阻R14的另一端同时接到电能表MCU的外置时钟信号输入口(X2IN)，第五电阻R207的另一端与石英晶振Yl相连，石英晶振Yl的另一端与电能表M⑶的外置时钟信号输出口(X20UT)相连。第五电阻R207的另一端还与第二电容C102相连，第二电容C102的另一端与第三电容C103的一端共同接到模拟地，第三电容C103的另一端与电能表MCU的外置时钟信号输出口(X20UT)相连。
[0020]如图3所示，本实用新型的测温电路基于一个热敏电阻NTC实现，测温电路用于匹配石英晶振Yl，为其提供温度参考，用于对晶振随温度变化的频率变化曲线的补偿。测温电路包括热敏电阻NTC及第六电阻R410，第六电阻R410的一端与电能表M⑶的普通输出I/O 口相连，另外一端与热敏电阻NTC相连，并连接到MCU芯片的一路A/D采样口，热敏电阻NTC的另一端接模拟地。
[0021]本实用新型的时钟电路包括多种时钟方案:石英晶振时钟电路将32768时钟信号输入到电能表MCU外置时钟信号输入口，石英晶振时钟电路采用普通的无源晶振为振荡源，为MCU提供提供标准时钟源，并配于测温电路以解决普通晶振的随温度变化而导致的频率发生改变的情况，电能表MCU通过测温数据可以对时钟信号进行温度补偿;MEMS晶振电路采用MEMS工艺，能提供给MCU全温度范围内稳定的时钟振荡信号，MEMS晶振时钟电路将时钟信号输入到电能表MCU外置时钟信号输出口，为MCU提供标准时钟源;时钟芯片电路与电能表M⑶之间采用I2C通信线路进行传输万年历时钟数据，为电能表MCU输入准确的万年历时钟数据。本实用新型的时钟电路通过选择焊接不同的电阻器件来选择使用对应的时钟方案。例如，焊接第一电阻R107、不焊第四电阻R14时，即为选择时钟芯片时钟电路;焊接第四电阻R14、不焊第一电阻R107及第五电阻R207时，即为选择MEMS晶振电路;焊接第五电阻R207，不焊第一电阻R107及第四电阻R14时，即为选择石英晶振电路，方便针对不同时钟的需求，增加了产品的多样选择性。
[0022]以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解，依然可以对本实用新型的【具体实施方式】进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的范围之中。
【主权项】
1.电能表的时钟电路，其特征在于，包括三路时钟电路和测温电路，所述三路时钟电路和测温电路分别与电能表MCU相连;其中 所述三路时钟电路包括时钟芯片、石英晶振及MEMS晶振;所述时钟芯片的2脚与电能表MCU的SCL信号线相连，13脚与电能表M⑶的SDA信号线相连，11脚接模拟地，7脚与6脚相连，3脚与电能表MCU的外置时钟信号输入口相连，1脚与电能表秒脉冲输出光親相连，I脚、4脚、5脚、8脚、9脚、12脚及14脚为空脚； 所述时钟芯片的6脚同时与第一电容和第一电阻相连，所述第一电容的另一端接模拟地，所述第一电阻的另一端与电源端相连;电源端上同时连接有第二电阻，所述第二电阻的另一端同时与第三电阻及MEMS晶振相连，所述第三电阻的另一端接模拟地，所述MEMS晶振的另一端与第四电阻相连，所述第四电阻的另一端同时与第五电阻及电能表MCU的外置时钟信号输入口相连，所述第五电阻的另一端与所述石英晶振相连，所述石英晶振的另一端与电能表MCU的外置时钟信号输出口相连;所述第五电阻的另一端还与第二电容相连，所述第二电容的另一端与第三电容的一端共同接到模拟地，所述第三电容的另一端与电能表MCU的外置时钟信号输出口相连。2.如权利要求1所述的电能表的时钟电路，其特征在于:所述时钟芯片采用EPSON公司的RX8025T硬件时钟芯片。3.如权利要求1所述的电能表的时钟电路，其特征在于:所述石英晶振采用振荡频率为32768Hz的无源晶振。4.如权利要求1所述的电能表的时钟电路，其特征在于:所述MEMS晶振采用振荡频率为32768Hz的硅晶振。5.如权利要求1所述的电能表的时钟电路，其特征在于:所述测温电路包括热敏电阻及第六电阻，所述第六电阻的一端与电能表MCU的普通输出I/O 口相连，另外一端与所述热敏电阻相连，并连接到电能表MCU的A/D采样口，所述热敏电阻的另一端接模拟地。
【专利摘要】电能表的时钟电路，包括三路时钟电路和测温电路，三路时钟电路中时钟芯片的2脚接电能表MCU的SCL信号线，13脚接电能表MCU的SDA信号线，11脚接模拟地，7脚接6脚，6脚与另一端接模拟地的第一电容和另一端接电源端的第一电阻相连，电源端上接有第二电阻，第二电阻另一端与另一端接模拟地的第三电阻及另一端接第四电阻的MEMS晶振相连，第四电阻的另一端与第五电阻及电能表MCU的外置时钟信号输入口相连，第五电阻的另一端接石英晶振，石英晶振的另一端接电能表MCU的外置时钟信号输出口；第五电阻的另一端还与第二电容相连，第二电容另一端与第三电容共同接到模拟地，第三电容另一端接电能表MCU的外置时钟信号输出口。
【IPC分类】G01R22/00
【公开号】CN205384318
【申请号】CN201521104042
【发明人】薛雷, 胡芬芳, 夏大叶, 赵福元, 龙康
【申请人】珠海中慧微电子股份有限公司
【公开日】2016年7月13日
【申请日】2015年12月24日