基于国产飞腾处理器的新型外设接口扩展系统的制作方法

本实用新型属于电路技术领域，具体涉及一种基于国产飞腾处理器的新型外设接口扩展系统。

背景技术：

处理器是所有数字电子产品的核心，处理器的技术水平也代表着一个国家电子产业的发展状况。近年来随着国家大力扶持，国产处理器产业蓬勃发展，涌现出多款自主研发的处理器，取得了不小的社会反响，虽然在性能以及软件支持上与国际的处理器还存在很大的差距，但相信在不久的将来，我国的处理器也可以与之相抗衡。

技术实现要素：

本实用新型针对现有国产飞腾处理器接口种类不足，仅有PCIE总线，无USB或SATA等通用接口，这些通用接口都需要通过PICE总线转接的现状，提供一套设计较为完整的基于国产飞腾处理器的新型外设接口扩展系统，该系统具有扩展能力强、工作稳定可靠、低功耗等优点。

本实用新型的技术方案是：

一种基于国产飞腾处理器的新型外设接口扩展系统，包括国产飞腾处理器、PCIE交换芯片、PCIE TO USB3.0电路模块、PCIE TO SATA电路模块，

PCIE交换芯片通过上行数据通道与国产飞腾处理器连接，PCIE交换芯片通过第一下行数据通道与PCIE TO USB3.0电路模块连接，PCIE交换芯片通过第二下行数据通道与PCIE TO SATA电路模块连接。

在上述技术方案中，所述PCIE交换芯片型号为PEX 8619-BA50BC。

在上述技术方案中，选择PCIE交换芯片的PORT0作为上行端口，PORT0分配通道是0-7，接口位宽是×8，芯片引脚是PEX_PETp[7:0]、PEX_PETn[7:0]、PEX_PERp[7:0]和PEX_PERn[7:0]，PORT0上行端口与国产飞腾处理器连接。

在上述技术方案中，选择PCIE交换芯片的PORT3作为与PCIE TO USB3.0电路模块通信的第一下行端口，PORT3分配通道是12，接口位宽是×1，由PCIE×1信号转USB信号，芯片引脚是PEX_PETp12、PEX_PETn12、PEX_PERp12和PEX_PERn12。

在上述技术方案中，选择PCIE交换芯片的PORT11作为与PCIE TO SATA电路模块通信的第二下行端口，PORT11分配通道是13，接口位宽是×1，由PCIE×1信号转SATA信号，芯片引脚是PEX_PETp13、PEX_PETn13、PEX_PERp13和PEX_PERn13。

在上述技术方案中，所述PCIE TO USB3.0电路模块包括芯片μPD720201K8-701-BAC-A，芯片μPD720201K8-701-BAC-A的4、5、7和8引脚分别连接PCIE交换芯片的PEX_PETp12、PEX_PETn12、PEX_PERp12和PEX_PERn12引脚，用以接收PCIE交换芯片的收发PCIE×1差分信号，芯片μPD720201K8-701-BAC-A输出4路USB3.0信号。

在上述技术方案中，所述PCIE TO SATA电路模块包括芯片88SE9215A1-NAA2C000，芯片88SE9215A1-NAA2C000的51、52、54和55引脚分别连接PCIE交换芯片的PEX_PETp13、PEX_PETn13、PEX_PERp13和PEX_PERn13引脚，用以接收PCIE交换芯片的收发PCIE×1差分信号，芯片88SE9215A1-NAA2C000输出4路SATA3.0信号。

本实用新型的优点和有益效果为：

本实用新型针对现有国产飞腾处理器的不足之处，通过使用PCIE交换芯片PEX8619-BA50BC扩展外设接口，成功解决办公使用难题，该方案具有扩展能力强、工作稳定可靠、低功耗等优点。通过使用本实用新型，可以有效促进国产飞腾处理器的普及推广。

附图说明

图1是新型外设接口扩展系统的结构框图。

图2是新型外设接口扩展系统的PCIE交换芯片配置电路模块图。

图3是新型外设接口扩展系统的PCIE交换芯片上下行数据接口电路模块图。

图4是新型外设接口扩展系统的PCIE TO USB3.0电路模块图。

图5是新型外设接口扩展系统的PCIE TO SATA电路模块图。

具体实施方式

下面结合具体实施例进一步说明本实用新型的技术方案。

本实用新型所涉及的一种基于国产飞腾处理器的新型外设接口扩展系统，参见附图1，包括国产飞腾处理器、PCIE交换芯片、PCIE TO USB3.0电路模块和PCIE TO SATA电路模块。通过在PCIE交换芯片相应的引脚上配置上下拉电阻，确定芯片的上下行通道、各通道的带宽分配情况以及数据传输采用的模式，PCIE交换芯片通过上行数据通道与国产飞腾处理器连接，PCIE交换芯片通过相应的下行数据通道与PCIE TO USB3.0电路模块和PCIE TO SATA电路模块连接。所述PCIE TO USB3.0电路模块是将PCIE交换芯片传输的PCIE信号通过芯片uPD720201K8-701-BAC-A转换为4路USB3.0信号输出，PCIE TO SATA电路模块是将PCIE交换芯片传输的PCIE信号通过芯片88SE9215A1-NAA2C000转换为4路SATA3.0信号输出。

在本实施例中，所述PCIE交换芯片型号为PEX 8619-BA50BC。

参见附图2和3，所述PCIE交换芯片的接口配置方案为：芯片PEX 8619-BA50BC的STRAP_PORTCFG[3:0]通过上下拉电阻配置成LHHL，将其16个端口配置成×8，×4，×1，×1，×1，×1；STRAP_UPSTRM_PORTSEL[3:0]通过上下拉电阻配置成LLLL；

选择PCIE交换芯片的PORT0作为与国产飞腾处理器通讯的上行端口，PORT0分配通道是0-7，接口位宽是×8，芯片引脚是PEX_PETp[7:0]、PEX_PETn[7:0]、PEX_PERp[7:0]和PEX_PERn[7:0]，分别与国产飞腾处理器引脚PCIE1_RXP[8:15]、PCIE1_RXN[8:15]、PCIE1_TXP[8:15]、PCIE1_TXN[8:15]相连接(即引脚PEX_PETp[7:0]连接引脚PCIE1_RXP[8:15]，PEX_PETn[7:0]连接PCIE1_RXN[8:15]，PEX_PERp[7:0]连接PCIE1_TXP[8:15]，PEX_PERn[7:0]连接PCIE1_TXN[8:15])。

选择PCIE交换芯片的PORT3作为与PCIE TO USB3.0电路模块通信的第一下行端口，PORT3分配通道是12，接口位宽是×1，由PCIE×1信号转USB信号，芯片引脚是PEX_PETp12、PEX_PETn12、PEX_PERp12和PEX_PERn12；

选择PCIE交换芯片的PORT11作为与PCIE TO SATA电路模块通信的第二下行端口，PORT11分配通道是13，接口位宽是×1，由PCIE×1信号转SATA信号，芯片引脚是PEX_PETp13、PEX_PETn13、PEX_PERp13和PEX_PERn13。

参见附图4，所述PCIE TO USB3.0电路模块：包括芯片μPD720201K8-701-BAC-A，芯片μPD720201K8-701-BAC-A的4、5、7和8引脚分别连接PCIE交换芯片的PEX_PETp12、PEX_PETn12、PEX_PERp12和PEX_PERn12引脚(即，μPD720201K8-701-BAC-A的4脚连接PCIE交换芯片的PEX_PETp12，μPD720201K8-701-BAC-A的5脚连接PCIE交换芯片的PEX_PETn12，μPD720201K8-701-BAC-A的7脚连接PCIE交换芯片的PEX_PERp12，μPD720201K8-701-BAC-A的8脚连接PCIE交换芯片的PEX_PERn12)，用以接收PCIE交换芯片的收发PCIE×1差分信号，之后芯片μPD720201K8-701-BAC-A通过插座J24和J25输出4路USB3.0信号。

参见附图5，所述PCIE TO SATA电路模块：包括芯片88SE9215A1-NAA2C000，芯片88SE9215A1-NAA2C000的51、52、54和55引脚分别连接PCIE交换芯片的PEX_PETp13、PEX_PETn13、PEX_PERp13和PEX_PERn13引脚(即，88SE9215A1-NAA2C000的51脚接PCIE交换芯片的PEX_PETp13，88SE9215A1-NAA2C000的52脚接PCIE交换芯片的PEX_PETn13，88SE9215A1-NAA2C000的54脚接PCIE交换芯片的PEX_PERp13，88SE9215A1-NAA2C000的55脚接PCIE交换芯片的PEX_PERn13)，用以接收PCIE交换芯片的收发PCIE×1差分信号，之后芯片88SE9215A1-NAA2C000通过插座J18、J19、J20和J23输出4路SATA3.0信号。

以上对本实用新型做了示例性的描述，应该说明的是，在不脱离本实用新型的核心的情况下，任何简单的变形、修改或者其他本领域技术人员能够不花费创造性劳动的等同替换均落入本实用新型的保护范围。