1.一种非易失性半导体存储器，其特征在于，所述存储器包括：
存储单元阵列，其中存储有至少一份系统参数；
数据缓存区，分别与所述存储单元阵列以及编解码器相连；
包含有预设解码方式的编解码器；
其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数；
所述编解码器，从所述数据缓存区读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
2.根据权利要求1所述的存储器，其特征在于，所述存储单元阵列，包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列和所述编码存储单元阵列相连接；
所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区相连接；
其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数以及编码参数。
3.根据权利要求1所述的存储器，其特征在于，所述存储单元阵列，包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列与所述编码存储单元阵列互不连接；
所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区互不连接；
其中，当所述存储器接收到上电触发指令时，所述原始数据缓存区从所述原始存储单元阵列读取得到系统参数；所述编码数据缓存区从所述编码存储单元阵列读取得到编码参数。
4.根据权利要求1所述的存储器，其特征在于，所述编解码器，包括编解码模组和编码数据存储区；
其中，当所述存储器接收到上电触发指令时，所述编解码器从所述数据缓存区读取所述系统参数，基于所述编码数据存储区所存储的编码参数，通过所述编解码模组对所述系统参数进行解码纠错。
5.根据权利要求1-4任一项所述的存储器，其特征在于，所述编解码器包括错误检查和纠正编解码器、前向纠错编解码器中的至少一种。
6.根据权利要求1-4任一项所述的存储器，其特征在于，还包括：
用于根据纠错后的系统参数对所述存储器进行参数配置的参数配置模块；所述参数配置模块与所述数据缓存区相连；
其中，当所述编解码器发出纠错成功指令时，所述参数配置模块从所述数据缓存区读取纠错后的系统参数，并对所述存储器进行参数配置。
7.根据权利要求1-4任一项所述的存储器，其特征在于，还包括：
用于检测上电电压是否稳定的电压检测模块；所述电压检测模块与所述数据缓存区相连；
其中，当所述存储器接收到上电触发指令时，所述电压检测模块判断所述上电触发指令对应的上电电压的变化范围是否在预设范围内；
如果所述上电电压的变化范围在预设范围内，则所述电压检测模块发送电压稳定指令至所述数据缓存区；
当所述数据缓存区接收到所述电压稳定指令时，从所述存储单元阵列读取得到系统参数。
8.根据权利要求1-4任一项所述的存储器，其特征在于，所述编解码器与所述存储单元阵列相连，以通过预设编码方式对所述存储单元阵列中的系统参数进行编码。