一种非易失性半导体存储器的制作方法

本实用新型涉及芯片存储技术领域，具体涉及一种非易失性半导体存储器。

背景技术：

随着集成电路工艺的不断发展及进步，存储器等器件的尺寸越来越小，进而导致相邻器件间的电性干扰越来越大。例如，Nor-Flash、Nand-Flash、EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦只读存储器)等非易失性半导体存储器随着使用时间的增加而老化，从而导致部分系统参数改变或丢失，进而在上电复位期间无法正确读出系统参数，导致系统参数配置失败。而非易失性半导体存储器的上电复位用以实现读取存储在芯片里的重要参数，能正确的读出参数并配置成功的非易失性半导体存储器可以正常工作，不能正确读出参数、或者参数配置失败的非易失性半导体存储器无法正常使用，导致系统失效。

现有技术主要采用对参数进行多次备份的方式以防止数据的改变或丢失，但是随着器件的老化，备份的参数也会改变或丢失，通过备份数据减少上电失败的效果并不明显；而且为了多备份数据，会相应增加参数存储模块，进而增加了芯片的面积和成本；另外，随着器件的老化，上电过程也需要读取更多的备份参数，进而导致上电时间成倍增加，影响器件的性能。

技术实现要素：

鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种非易失性半导体存储器。

依据本实用新型的一个方面，提供了一种非易失性半导体存储器，其特征在于，所述存储器包括：

存储单元阵列，其中存储有至少一份系统参数；

数据缓存区，分别与所述存储单元阵列以及编解码器相连；

包含有预设解码方式的编解码器；

其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数；

所述编解码器，从所述数据缓存区读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。

可选地，所述存储单元阵列，包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列和所述编码存储单元阵列相连接；

所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区相连接；

其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数以及编码参数。

可选地，所述存储单元阵列，包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列与所述编码存储单元阵列互不连接；

所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区互不连接；

其中，当所述存储器接收到上电触发指令时，所述原始数据缓存区从所述原始存储单元阵列读取得到系统参数；所述编码数据缓存区从所述编码存储单元阵列读取得到编码参数。

可选地，所述编解码器，包括编解码模组和编码数据存储区；

其中，当所述存储器接收到上电触发指令时，所述编解码器从所述数据缓存区读取所述系统参数，基于所述编码数据存储区所存储的编码参数，通过所述编解码模组对所述系统参数进行解码纠错。

可选地，所述编解码器包括错误检查和纠正编解码器、前向纠错编解码器中的至少一种。

可选地，还包括：

用于根据纠错后的系统参数对所述存储器进行参数配置的参数配置模块；所述参数配置模块与所述数据缓存区相连；

其中，当所述编解码器发出纠错成功指令时，所述参数配置模块从所述数据缓存区读取纠错后的系统参数，并对所述存储器进行参数配置。

可选地，还包括：

用于检测上电电压是否稳定的电压检测模块；所述电压检测模块与所述数据缓存区相连；

其中，当所述存储器接收到上电触发指令时，所述电压检测模块判断所述上电触发指令对应的上电电压的变化范围是否在预设范围内；

如果所述上电电压的变化范围在预设范围内，则所述电压检测模块发送电压稳定指令至所述数据缓存区；

当所述数据缓存区接收到所述电压稳定指令时，从所述存储单元阵列读取得到系统参数。

可选地，所述编解码器与所述存储单元阵列相连，以通过预设编码方式对所述存储单元阵列中的系统参数进行编码。

根据本实用新型的一种非易失性半导体存储器，包括：存储单元阵列，其中存储有至少一份系统参数；数据缓存区，分别与所述存储单元阵列以及编解码器相连；包含有预设解码方式的编解码器；其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数；所述编解码器，从所述数据缓存区读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此解决了现有的非易失性半导体存储器上电过程耗时长，上电失败率高，存储器使用寿命较短的技术问题。取得了提高非易失性半导体存储器的上电成功率以及使用寿命的有益效果。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；

图2示出了根据本实用新型一个实施例的一种FLASH存储器上电的步骤流程图；

图3示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；

图4示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；

图5示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；

图6示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；

图7示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图；以及

图8示出了根据本实用新型一个实施例的一种非易失性半导体存储器的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

实施例一

详细介绍本实用新型实施例提供的一种非易失性半导体存储器。

参照图1，示出了本实用新型实施例中一种非易失性半导体存储器的结构示意图。具体包括：

存储单元阵列10，其中存储有至少一份系统参数；

数据缓存区(sram)20，分别与所述存储单元阵列10以及编解码器30相连；

包含有预设解码方式的编解码器30；

其中，当所述存储器接收到上电触发指令时，所述数据缓存区20从所述存储单元阵列10读取得到系统参数；

所述编解码器30，从所述数据缓存区20读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区20；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。

本实用新型实施例中的存储器可以任何一种非易失性半导体存储器，例如前述的Nor-Flash、Nand-Flash、EEPROM等等，对此本实用新型实施例不加以限定。

对于存储器上电的过程，可以参照图2所示的一种FLASH(闪存)存储器上电的步骤流程图，具体可以包括如下步骤：

1，FLASH存储器处于初始状态；

2，对FLASH存储器施加独占信号，开始供电；判断上电电压是否稳定；若是，则执行步骤3，若否，则返回步骤1；

3，FLASH存储器读取正常工作的内部配置信息；

4，判断是否正常读取内部配置信息，若是，则执行步骤5，若否，则执行步骤1；

5，FLASH存储器根据读取到的内部配置信息进行参数配置，完成上电工作，可以进行正常的读写等操作。

本实用新型实施例中的上电触发指令可以包括上述对存储器所施加的独占信号，系统参数可以包括前述的存储器中的内部配置信息。其中的系统参数可以在存储器出厂或加工时即设置在存储器之中，系统参数对于存储器能否正常工作具有至关重要的作用。

如前述，由于器件的老化等原因，现有的非易失性半导体存储器中预先存储的系统参数容易发生改变或丢失，从而导致在上电过程中无法读取到正确的系统参数，进而导致上电失败，非易失性半导体存储器无法使用。在本实用新型实施例中，为了降低非易失性半导体存储器中系统参数的错误率，从而降低非易失性半导体存储器的折损率，可以预先根据预设编码方式对存储器的系统参数进行编码，同时将编码后得到的编码参数存储于存储器中。那么在读取得到系统参数之后，则可以通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错。很明显，预设编码方式与预设解码方式是对应的。例如，如果预设编码方式为错误检查和纠正编码方式，那么相应的预设解码方式为错误检查和纠正解码方式；而如果预设编码方式为前向纠错编码方式，那么相应的预设解码方式为前向纠错解码方式；等等。

因此，在本实用新型实施例中，为了方便基于系统参数以及编码参数进行解码纠错，在存储器中增设一包含有预设解码方式的编解码器，编解码器与数据缓存区相连接，以从数据缓存区读取所述系统参数。

需要说明的是，编码参数是通过预设编码方式，对存储器初始的系统参数进行编码得到，也即编码参数所对应的系统参数是存储器本身所对应的初始的系统参数，例如存储器出厂时的系统参数。而在存储单元阵列中所存储的系统参数可能随着存储器的使用而发生变化，例如发生参数跳变、参数丢失，等等。而且，在本实用新型实施例中，编码参数可以储存于存储器的任何可用存储空间，对此本实用新型实施例不加以限定。

可选地，参照图3，所述存储单元阵列10，包括原始存储单元阵列11和编码存储单元阵列12，且所述原始存储单元阵列11和所述编码存储单元阵列12相连接；所述数据缓存区20，包括原始数据缓存区21和编码数据缓存区22，且所述原始数据缓存区21和所述编码数据缓存区22相连接；其中，当所述存储器接收到上电触发指令时，所述数据缓存区20从所述存储单元阵列10读取得到系统参数以及编码参数。

此时可以将存储器的存储单元阵列划分为两个子阵列，其一为用于存储系统参数的原始存储单元阵列，其二为用于存储编码参数的编码存储单元阵列；或者是在原始的存储单元阵列上增设存储单元阵列，增设的存储单元阵列作为编码存储单元阵列12，原有的存储单元阵列作为原始存储单元阵列11。

那么此时在接收到上电触发指令时，数据缓存区20可以从原始存储单元阵列11中读取得到系统参数，从编码存储单元阵列12中读取得到编码参数。而且，如上述可知，此时原始数据缓存区21和所述编码数据缓存区22可以共用同一数据接口分别从原始存储单元阵列11和所述编码存储单元阵列12读取系统参数和编码参数，当然也可以利用各自不同的数据接口，对此本实用新型实施例不加以限定。而且，此时的编码参数和系统参数可以存储于同一存储页，也可以存储于不同存储页，对此本实用新型实施例不加以限定。而且，由于存储单元阵列中存储有至少一份系统参数，那么可以每次只从存储单元阵列中读取一份系统参数，也可以每次从存储单元阵列中读取多份或者是全部的系统参数，具体的可以根据需求进行自定义设置，对此本实用新型实施例不加以限定。其中，存储的具体系统参数份数可以根据需求进行预先设置，而且不同存储器的系统参数份数可以相同，也可以不同，对此本实用新型实施例均不加以限定。而且，各份系统参数可以存储于同一存储页，也可以存储于不同存储页，对此本实用新型实施例不加以限定。

可选地，参照图4，所述存储单元阵列10，包括原始存储单元阵列13和编码存储单元阵列14，且所述原始存储单元阵列13与所述编码存储单元阵列14互不连接；所述数据缓存区20，包括原始数据缓存区23和编码数据缓存区24，且所述原始数据缓存区23和所述编码数据缓存区24互不连接；其中，当所述存储器接收到上电触发指令时，所述原始数据缓存区23从所述原始存储单元阵列13读取得到系统参数；所述编码数据缓存区24从所述编码存储单元阵列14读取得到编码参数。

此时，由于原始存储单元阵列13与编码存储单元阵列14互不连接，且原始数据缓存区23和编码数据缓存区24互不连接，那么当接收到上电触发指令时，原始数据缓存区23需要从所述原始存储单元阵列13读取得到系统参数；所述编码数据缓存区24需要从所述编码存储单元阵列14读取得到编码参数。

可选地，参照图5，所述编解码器30，包括编解码模组31和编码数据存储区32；

其中，当所述存储器接收到上电触发指令时，所述编解码器30从所述数据缓存区20读取所述系统参数，基于所述编码数据存储区32所存储的编码参数，通过所述编解码模组31对所述系统参数进行解码纠错。

编码参数可以储存于编码器中，那么此时编码器则无需从数据缓存区中获取编码参数，也即数据缓存区也无需从存储单元阵列读取编码参数。

可选地，在本实用新型实施例中，所述编解码器包括错误检查和纠正(Error Checking and Correcting，ECC)编解码器、前向纠错(Forward Error Correction，FEC)编解码器中的至少一种。

其中，前向纠错也叫前向纠错码，是增加数据通讯可信度的方法。在单向通讯信道中，一旦错误被发现，其接收器将无权再请求传输。FEC是利用数据进行传输冗长信息的方法，当传输中出现错误，将允许接收器再建数据。前向纠错编解码器可以基于任何一种FEC技术进行编解码，相应的，ECC编解码器可以基于任何一种相应的ECC技术进行编解码，对此本实用新型实施例不加以限定。

对同一存储器而言，其初始所存储的各份系统参数中的任意两份系统参数是相同的，但是在存储器的使用过程中，由于数据受损的不确定性，不同位置的系统参数的受损情况会有所不同，那么各份系统参数的受损情况也会有所不同，而编码参数始终是基于存储器初始的系统参数编码得到，所以对于同一存储器而言，其编码参数是固定的，那么对于各份系统参数而言，基于编码参数，经解码纠错后得到的系统参数也会有所不同，而且系统参数与存储器初始的系统参数之间的偏差也会有所不同。例如，对于有的系统参数，在基于编码参数经解码纠错后得到的系统参数可能仍然受损较多，那么对于此时得到的系统参数，存储器仍然无法完成上电。

因此，在本实用新型实施例中，为了进一步降低存储器的不良率，可以在存储器中存储有至少两份系统参数，并且按照各份系统参数的顺序，依次判断基于各份系统参数，以及编码参数，经解码纠错后得到的系统参数是否可以满足存储器对系统参数的要求，使其上电完成。如果对于其中一份系统参数，基于该份系统参数，以及编码参数，经解码纠错后得到的系统参数可以满足存储器对系统参数的要求，使其上电完成，则无需对后续的系统参数进行判断。

那么在接收到上电触发指令时，可以先读取存储器的第一份系统参数。其中，存储器中各份系统参数之间的排序原则可以根据需求进行自定义设置，对此本实用新型实施例不加以限定。例如，可以各份系统参数的存储位置确定对各份系统参数的读取顺序，或者以各份系统参数写入存储器的先后顺序确定对各份系统参数的读取顺序，等等。

而且，在本实用新型实施例中，可以通过任何可用方法读取存储器中的系统参数和编码参数，对此本实用新型实施例不加以限定。

可选地，参照图6，所述存储器还包括：用于根据纠错后的系统参数对所述存储器进行参数配置的参数配置模块40；所述参数配置模块40与所述数据缓存区20相连；其中，当所述编解码器30发出纠错成功指令时，所述参数配置模块40从所述数据缓存区20读取纠错后的系统参数，并对所述存储器进行参数配置。

相对于存储器所存储的系统参数，在解码纠错之后所得到的系统参数更接近于存储器初始的系统参数，因此此时则可以根据解码纠错后的系统参数对存储器进行参数配置，以完成上电工作。其中的参数配置过程可以与现有的上电过程中任何一种参数配置过程类似，对此本实用新型实施例不加以赘述。

可选地，参照图7，所述存储器还包括：用于检测上电电压是否稳定的电压检测模块50；所述电压检测模块50与所述数据缓存区20相连；

其中，当所述存储器接收到上电触发指令时，所述电压检测模块50判断所述上电触发指令对应的上电电压的变化范围是否在预设范围内；

如果所述上电电压的变化范围在预设范围内，则所述电压检测模块50发送电压稳定指令至所述数据缓存区20；

当所述数据缓存区20接收到所述电压稳定指令时，从所述存储单元阵列10读取得到系统参数。

在上电过程中，对存储器所施加的上电电压达到一定的稳定值时，才可以进一步读取存储器中的系统参数，因此在本实用新型实施例中，为了进一步提高所读取的系统参数的有效性，还可以在存储器中增设一电压检测模块50。其中，预设范围可以根据需求进行自定义设置，对此本实用新型实施例不加以限定。而且，电压稳定指令的具体内容也可以根据需求进行预先设定，对此本实用新型实施例也不加以限定。

可选地，参照图8，所述编解码器30与所述存储单元阵列10相连，以通过预设编码方式对所述存储单元阵列10中的系统参数进行编码。

在编解码中可以包含上述的预设编码方式，那么此时则可以利用该编解码器，通过预设编码方式预先对系统参数进行编码，此时的编解码器30与所述存储单元阵列10相连，以通过预设编码方式对所述存储单元阵列10中的系统参数进行编码。

根据本实用新型的一种非易失性半导体存储器，包括：存储单元阵列，其中存储有至少一份系统参数；数据缓存区，分别与所述存储单元阵列以及编解码器相连；包含有预设解码方式的编解码器；其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数；所述编解码器，从所述数据缓存区读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此解决了现有的非易失性半导体存储器上电过程耗时长，上电失败率高，存储器使用寿命较短的技术问题。取得了提高非易失性半导体存储器的上电成功率以及使用寿命的有益效果。

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本实用新型也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本实用新型的内容，并且上面对特定语言所做的描述是为了披露本实用新型的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个实用新型方面中的一个或多个，在上面对本实用新型的示例性实施例的描述中，本实用新型的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本实用新型要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，实用新型方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本实用新型的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本实用新型的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本实用新型进行说明而不是对本实用新型进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本实用新型可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种非易失性半导体存储器，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的结构及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。