技术总结
本实用新型公开了一种非易失性半导体存储器，涉及芯片存储技术领域。所述存储器包括：存储单元阵列，其中存储有至少一份系统参数；数据缓存区，分别与所述存储单元阵列以及编解码器相连；包含有预设解码方式的编解码器；其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数；所述编解码器，从所述数据缓存区读取所述系统参数，根据所述系统参数以及编码参数进行解码纠错，并将解码纠错后的系统参数写入所述数据缓存区；所述编码参数为通过所述预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。取得了提高非易失性半导体存储器的上电成功率以及使用寿命的有益效果。
技术研发人员：张新楼;潘荣华;马英
受保护的技术使用者：北京兆易创新科技股份有限公司
技术研发日：2018.05.30
技术公布日：2019.02.01