技术总结
本实用新型涉及一种集成于微机保护测控装置中的同步冗余存储电路，包括CPU及N个相同的存储器件，N≥1，其特征在于，CPU具有至少N个数据引脚及至少一个时钟引脚，所有存储芯片的时钟引脚连接CPU的同一个时钟引脚，N个存储器件的数据收发引脚分别与CPU的不同的数据引脚相连。本实用新型集成于微机测控保护装置中，通过简单的电路连接，实现系统参数、保护定值、校准系数等重要参数在同一时钟内实现的冗余存储。本实用新型解决了传统的系统参数、保护定值整定局限于单一芯片存储的不可靠性和传统冗余需要成倍消耗CPU资源的问题，且电路简单可靠，几乎没有增加CPU内核运算量，数据读写成功率到达99.99％。
技术研发人员：洪广焦;胡寒立;郑可可;涂祖军
受保护的技术使用者：上海正泰自动化软件系统有限公司
技术研发日：2018.11.03
技术公布日：2019.07.16