一种集成于微机保护测控装置中的同步冗余存储电路的制作方法

本实用新型涉及一种集成于继电保护装置中的冗余存储电路，属于微机保护测控装置领域。

背景技术：

智能化电网的不断推进使得微机保护测控装的应用数量呈现指数增长。而微机保护测控装置肩负着数据采集、保护跳闸和控制合闸等关系电网能否正常运行、以及能否可靠调度的保证。而实现电网准确数据采集、保护可靠判断、控制正确动作的依据，都与大量预先设置的系统参数和定值参数息息相关。这些重要数据都存储于单一的EEPROW。由于芯片的单一，芯片的可靠性成为产品核心参数。

在微机保护测控行业，大多数采用I²C总线和EEPROW芯片连接，通过编程实现读写存储芯片的数据(掉电不丢失)，也可通过SPI等总线和EEPROW芯片连接。其中EEPROW芯片有低速和高速之分，但是在实际使用过程中还是出现芯片损坏，存储区损坏等现象，造成严重的拒动和误动，使得输配电的重要节点出现停运现象。行业内为了增加可靠性提供了冗余装置措施或冗余存储。冗余存储采用采用了独立总线和独立的EEPROW芯片连接，这种方案对CPU的资源要求高(需要提供两路总线或4个GPIO口)，电路布线复杂，CPU要重复读写占用内核运算资源。

技术实现要素：

本实用新型的目的是：提供一种简单可靠，不增加CPU资源的集成于微机保护测控装置中的同步冗余存储电路。

为了达到上述目的，本实用新型的技术方案是提供了一种集成于微机保护测控装置中的同步冗余存储电路，包括CPU及N个相同的存储器件，N≥1，其特征在于，CPU具有至少N个数据引脚及至少一个时钟引脚，所有存储芯片的时钟引脚连接CPU的同一个时钟引脚，N个存储器件的数据收发引脚分别与CPU的不同的数据引脚相连。

优选地，所述CPU的数据引脚为通用的IO口，或为专用支持DMA映射的专用数据发送接收管脚。

本实用新型集成于微机测控保护装置中，通过简单的电路连接，实现系统参数、保护定值、校准系数等重要参数在同一时钟内实现的冗余存储。本实用新型解决了传统的系统参数、保护定值整定局限于单一芯片存储的不可靠性和传统冗余需要成倍消耗CPU资源的问题，且电路简单可靠，几乎没有增加CPU内核运算量，数据读写成功率到达99.99％。

附图说明

图1为本实用新型的原理图。

具体实施方式

下面结合具体实施例，进一步阐述本实用新型。应理解，这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

如图1所示，本实用新型提供了一种集成于微机保护测控装置中的同步冗余存储电路，包括CPU及N个相同的存储器件，N≥1，即存储器件1、存储器件2、存储器件3……。存储器件1、存储器件2、存储器件3……必需为相同芯片或控制方式相同的芯片。SDA、SCL分别是芯片的数据收发管脚和时钟管脚。

CPU具有N个数据引脚，即Date1、Date2、Date3……及一个CLK引脚。CPU指各厂家提供的通用单片机，DSP，ARM等芯片。Date1、Date2、Date3……可以是通用的IO口，也可以是专用支持DMA映射的专用数据发送接收管脚。

所有存储芯片的SCL引脚连接CPU的同一个CLK引脚。N个存储器件的SDA引脚分别与CPU的不同的数据引脚相连，在本实施例中，存储器件1的SDA引脚与CPU的数据引脚Date1相连，存储器件2的SDA引脚与CPU的数据引脚Date2相连，存储器件3的SDA引脚与CPU的数据引脚Date3相连，以此类推。

当CPU读数据的时候向每个数据管脚发送相同的读命令和地址，所有的存储器都能同时收到相同的命令，并通过数据线同时向CPU发出各自数据。CPU能够在同一个时钟内，在不同的数据线口接受到相同的数据(如果不一致可以采用3选2纠错或判定某个存储芯片损坏)。写命令也是通过同一个时钟内，向不同数据线写入相同的写命令和数据，各存储芯片收到完全一致的写命令，完成数据存储命令。