一种实现硬盘背板的硬盘错峰上电的系统的制作方法

本发明总体上涉及计算机领域，并且更具体地，涉及一种实现硬盘背板的硬盘错峰上电的系统。

背景技术：

nvme(non-volatilememoryexpress，非易失性内存主机控制器接口规范)是一种硬盘接口规范，它使用pciex4信号，理论上可以提供32gbps的总线速率，相比sas、sata接口，它可以充分释放ssd(solidstatedisk，固态硬盘)的读写性能。随着大数据的发展，用户对服务器的存储能力也水涨船高，因此多nvme硬盘配置的服务器有很高的市场需求。nvmessd使用12v供电，以2.5寸ssd为例，其运行功耗一般在10w以内，运行电流不足1a，但是在其上电启动时，瞬时电流却可以达到运行电流的3～4倍。对于24nvme硬盘配置的服务器而言，如果24个硬盘同时上电启动，产生的瞬时电流非常大，有可能引起12v供电线路发生ocp(overcurrentprotection，过流保护)，导致系统无法正常启动。

技术实现要素：

鉴于此，本发明实施例的目的在于提出一种简便易行的、低成本的nvmessd错峰上电系统，可以有效避免服务器系统因发生ocp而无法正常启动的风险。

基于上述目的，本发明实施例的一方面提供了一种实现硬盘背板的硬盘错峰上电的系统，包括：

多组硬盘连接器，配置为当有硬盘插入时，相应组的硬盘连接器发出硬盘在位信号；

多个延时反相模块，每个延时反相模块连接到其中一组硬盘连接器，每个所述延时反相模块均包括反相器和rc延时电路，rc延时电路配置为对在位信号进行延时并经由反相器输出，其中不同延时反相模块的所述rc延时电路实现不同的延时时间；以及

多个efuse芯片，每个所述efuse芯片连接到一组所述硬盘连接器和一个所述延时反相模块，所述efuse芯片配置为接收所述反相器输出的信号作为使能信号，从而导通以为硬盘上电。

在一些实施方式中，所述系统还包括供电连接器，所述供电连接器连接到所述efuse芯片并通过电缆与电源相连，供电连接器配置为当所述efuse芯片导通后，经由所述efuse芯片为硬盘供电。

在一些实施方式中，所述硬盘连接器的组数、所述延时反相模块的个数和所述efuse芯片的个数三者相同。

在一些实施方式中，所述rc延时电路包括电阻r和电容c，实现的延时时间通过公式t＝2.2×r×c计算。

在一些实施方式中，不同的rc延时电路包括不同大小的电阻r和/或电容c以实现不同的延时时间。

在一些实施方式中，每组硬盘连接器中有一个或多个硬盘连接器，每个硬盘连接器中可以插入一个硬盘。

在一些实施方式中，多组硬盘连接器配置为由每组硬盘连接器中的第一个硬盘连接器首先接收插入该组硬盘连接器的硬盘。

在一些实施方式中，所述延时反相模块连接到每一组所述硬盘连接器的所述第一个硬盘连接器，以接收第一个硬盘连接器发出的所述在位信号。

在一些实施方式中，硬盘连接器配置为当其中有硬盘插入时，所述硬盘将对应的硬盘连接器上的检测硬盘在位的管脚电压拉低，以发出低电平的在位信号。

在一些实施方式中，所述系统可应用于24盘位nvme硬盘背板，以实现24个nvme固态硬盘的错峰上电。

本发明具有以下有益技术效果：本发明实施例提供的一种实现硬盘背板的硬盘错峰上电的系统简单易实现、使用器件少、成本较低，且能有效避免因nvme硬盘同时上电导致的服务器供电系统发生ocp而无法正常启动的风险。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是根据本发明实施例的实现24盘位nvme硬盘背板的硬盘错峰上电的系统的硬件结构示意图；以及

图2是图1中的延时反相模块a的硬件结构示意图。

具体实施方式

以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

基于上述目的，本发明的实施例一方面提出了一种实现硬盘背板的硬盘错峰上电的系统，包括：多组硬盘连接器，配置为当有硬盘插入时，相应组的硬盘连接器发出硬盘在位信号；多个延时反相模块，每个延时反相模块连接到其中一组硬盘连接器，每个延时反相模块均包括反相器和rc延时电路，rc延时电路配置为对在位信号进行延时并经由反相器输出，其中不同延时反相模块的rc延时电路能够实现不同的延时时间；以及多个efuse芯片，每个efuse芯片连接到一组硬盘连接器和一个延时反相模块，efuse芯片配置为接收反相器输出的信号作为使能信号，从而导通以为硬盘上电。根据一个实施例，其中，硬盘连接器的组数和延时反相模块的个数和efuse芯片的个数三者相同。

其中，efuse芯片利用电子迁移特性实现控制主回路通断。efuse芯片可以实现编程操作，采用i/o电路，片上电压通常为3.3v。efuse芯片具有pmbus。pmbus(powermanagementbus，电源管理总线)是一种开放标准的数字电源管理协议。可通过定义传输和物理接口以及命令语言来促进与电源转换器或其他设备的通信。efuse芯片除了起到开关作用以外，还实现了对单个硬盘的过压、低压、过流等保护功能，提高了整个系统的安全性；efuse芯片还实现了对单颗硬盘的隔离，这样在单颗硬盘出现故障的情况下，不会对整个系统造成任何影响。

在一些实施例中，所述系统还包括供电连接器，其数量可由工作人员根据实际情况确定。其中，该供电连接器连接到efuse芯片并通过电缆与主板电源相连，供电连接器配置为当efuse芯片导通后，经由efuse芯片为硬盘供电。

在一些实施例中，rc延时电路包括电阻r和电容c，其实现的延时时间可以通过公式t＝2.2×r×c计算。不同的rc延时电路包括不同大小的电阻r和/或电容c以实现不同的延时时间。于是，通过改变电阻r和/或电容c的大小就可以实现不同的延时时间，从而实现每隔一段时间间隔依次为硬盘上电。

在一些实施方式中，多组硬盘连接器配置为由每组硬盘连接器中的第一个硬盘连接器首先接收插入该组硬盘连接器的硬盘。例如，在一些实施例中，每组硬盘连接器中有一个或多个硬盘连接器，每个硬盘连接器中可以插入一个硬盘。在一个优选实施例中，在插入所述硬盘时，应依次插入所述硬盘连接器，即优先插入第一组硬盘连接器中的第一个硬盘连接器，然后插入第一组硬盘连接器中的第二个硬盘连接器，直到第一组硬盘连接器全部插满后，再依次插入第二组硬盘连接器、第三组硬盘连接器，等等。

在一些实施例中，插入同一组硬盘连接器的硬盘可实现为同时上电，于是，延时反相模块可以仅连接到每一组所述硬盘连接器的第一个硬盘连接器，以接收第一个硬盘连接器发出的所述在位信号。硬盘连接器配置为当其中有硬盘插入时，该硬盘会将对应的硬盘连接器上的检测硬盘在位的管脚电压拉低，以发出低电平的在位信号。

在根据本发明的一个实施例中，所述系统可应用于24盘位nvme硬盘背板，以实现24个nvme固态硬盘的错峰上电。图1为实现24盘位nvme硬盘背板的硬盘错峰上电的系统的硬件结构示意图，其中，供电连接器conn1、供电连接器conn2通过电缆与主板相连，为硬盘背板供电；nvme连接器(nvmeconn)可以发出的硬盘presnt_n(在位信号)，经过延时反相模块后转化成上电en信号(使能信号)，当nvmeconn中有硬盘插入时presnt_n为低电平，反之为高电平；上电en信号控制efuse的通断，当上电en信号为高电平时efuse导通，反之efuse关断；供电连接器conn1通过pcb走线连接efusea、efuseb和efusec，供电conn2通过pcb走线连接efused、efusee和efusef。

efusea通过pcb走线连接第一组nvme连接器nvmeconn1-4，efuseb通过pcb走线连接第而组nvme连接器nvmeconn5-8，efusec通过pcb走线连接第三组nvme连接器nvmeconn9-12，efused通过pcb走线连接第四组nvme连接器nvmeconn13-16，efusee通过pcb走线连接第五组nvme连接器nvmeconn17-20，efusef通过pcb走线连接第六组nvme连接器nvmeconn21-24；每个nvmeconn可以连接一个nvme固态硬盘(ssd)，共24个nvme固态硬盘。

延时反相模块a-f分别连接到nvmeconn1、nvmeconn5、nvmeconn9、nvmeconn13、nvmeconn17和nvmeconn21。当nvmeconn1、nvmeconn5、nvmeconn9、nvmeconn13、nvmeconn17或nvmeconn21中有nvmessd插入时，sdd会将对应连接器上的检测硬盘在位的管脚电压拉低，发出低电平的presnt_n信号。补充地，如果系统使用的硬盘少于24个，则在插入硬盘时应按照nvmeconn编号的顺序插入，即优先插入nvmeconn1，再插入nvmeconn2，再插入nvmeconn3，以此类推。

图2示出了延时反相模块a的硬件结构示意图(延时反相模块b-f与延时反相模块a相似，因此不再重复介绍)。其中电阻ra与电容ca构成rc延时电路，实现延时功能；反相器实现反相功能，将经过延时的presnt_n在位信号进行反向，并将反向后的信号作为上电使能信号输入到efusea。

设置延时反相模块a-f中电阻r的阻值和电容c的容值，使延时反相模块a的延时时间td为50ms、延时反相模块b的延时时间td为100ms、延时反相模块c的延时时间td为150ms、延时反相模块d的延时时间td为200ms、延时反相模块e的延时时间td为250ms、延时反相模块f的延时时间td为300ms。低电平的presnt_n信号经过延时后输入到反相器，再经过反相器反相后输出高电平的使能信号，使其连接的efuse导通。如此，在服务器系统启动过程中，efusea-f依次间隔50ms后导通，为其下面连接的4个nvmessd供电。如此，24个nvmessd每4个一组，每隔50ms的时间间隔依次上电启动，是为错峰上电。

在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。

从上述实施例可以看出，本发明实施例提供的一种实现硬盘背板的硬盘错峰上电的系统简单易实现、使用器件少、成本较低，且能有效避免因nvme硬盘同时上电导致的服务器供电系统发生ocp而无法正常启动的风险。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。

上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。