一种物理不可克隆函数电路，集成电路及制备方法与流程

本发明涉及集成电路技术领域，特别是涉及一种物理不可克隆函数电路，一种集成电路及一种物理不可克隆函数电路的制备方法。

背景技术：

现阶段，在集成电路的设计和生产过程当中，通常需要设计对工艺参数不敏感的版图，以便提高设计的鲁棒性，保证成品率。但是，在现阶段集成电路需要标识自身特征、或实现物理不可克隆等功能时，通常需要在集成电路中设置自身的标识信息。而该标识信息通常是由集成电路中的函数电路生成。

在现有技术中，常用的物理不可克隆函数(Physical Unclonable Function，PUF)电路的实现有基于仲裁器、基于SRAM(Static Random-Access Memory，静态随机存取存储器)等不同技术手段。基于仲裁器的实现方式电路不够简单，基于SRAM的实现则要求芯片中必须具有SRAM。即现有技术中物理不可克隆函数电路的实现过于复杂，这将极大的占据集成电路中的空间，以及不利于集成电路的制作。所以如何提供一种简单有效的物理不可克隆函数电路是本领域技术人员急需解决的问题。

技术实现要素：

本发明的目的是提供一种物理不可克隆函数电路，其自身结构较为简单；本发明的另一目的在于提供一种物理不可克隆函数电路的制备方法以及一种集成电路，其自身结构较为简单。

为解决上述技术问题，本发明提供一种物理不可克隆函数电路，包括至少两个串联光刻蚀结构和运算放大器；

所述串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，所述第一光刻蚀结构与所述第二光刻蚀结构之间形成有连接点；所述运算放大器的一输入端与一所述串联光刻蚀结构中所述连接点连接，所述运算放大器的另一输入端与另一所述串联光刻蚀结构中所述连接点连接；

所述第一光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体，所述第一导体与所述第二导体均通过第一预设版图光刻蚀而成；所述第一预设版图包括对应第一导体的第一遮蔽图形，以及对应第二导体的第二遮蔽图形；所述第一遮蔽图形包括至少一个沿预设方向延伸的第一遮蔽指；

所述第二光刻蚀结构包括沿水平方向分布且相互隔离的第三导体和第四导体，所述第三导体与所述第四导体均通过第二预设版图光刻蚀而成；所述第二预设版图包括对应第三导体的第三遮蔽图形，以及对应第四导体的第四遮蔽图形；所述第二遮蔽图形包括至少一个沿预设方向延伸的第二遮蔽指。

可选的，所述第一遮蔽图形包括多个第一遮蔽指，所述第一遮蔽指的长度值均相同；所述第三遮蔽图形包括多个第二遮蔽指，所述第二遮蔽指的长度值均相同。

可选的，所述第一遮蔽图形与所述第二遮蔽图形之间具有第一间隙，所述第一间隙的任一处宽度值均相同；所述第三遮蔽图形与所述第四遮蔽图形之间具有第二间隙，所述第二间隙的任一处宽度值均相同。

可选的，所述第一遮蔽指的长度值大于所述第一间隙的宽度值；所述第二遮蔽指的长度大于所述第二间隙的宽度值。

可选的，所述第二遮蔽图形呈环形包围所述第一遮蔽图形，所述第一遮蔽图形包括一第一遮蔽块和至少两个沿不同方向延伸的所述第一遮蔽指，所述第一遮蔽指与所述第一遮蔽块相互接触。

可选的，所述第一遮蔽图形包括四个所述第一遮蔽指，所述第一遮蔽图形呈十字形。

可选的，所述第三遮蔽图形包括一第二遮蔽块和至少两个沿同一方向延伸的所述第二遮蔽指，所述第二遮蔽指与所述第二遮蔽块相互接触。

可选的，所述第三遮蔽图形与所述第四遮蔽图形构成叉指状图形。

本发明还提供了一种集成电路，包括如上述任一项所述的物理不可克隆函数电路。

本发明还提供了一种物理不可克隆函数电路的制备方法，包括：

在导电层表面涂覆光刻胶；

使用第一预设版图对所述光刻胶进行曝光以及显影；所述第一预设版图包括第一遮蔽图形以及第二遮蔽图形，所述第一遮蔽图形包括至少一个沿预设方向延伸的第一遮蔽指；

使用第二预设版图对所述光刻胶进行曝光以及显影；所述第二预设版图包括第三遮蔽图形以及第四遮蔽图形，所述第三遮蔽图形包括至少一个沿预设方向延伸的第二遮蔽指；

根据光刻蚀工艺通过显影后的所述光刻胶在所述导电层中刻蚀至少两个串联光刻蚀结构；所述串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，所述第一光刻蚀结构与所述光刻蚀结构之间形成有连接点；所述第一光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体，所述第一导体对应所述第一遮蔽图形，所述第二导体对应所述第二遮蔽图形；所述第二光刻蚀结构包括沿水平方向分布且相互隔离的第三导体和第四导体，所述第三导体对应所述第三遮蔽图形，所述第四导体对应所述第四遮蔽图形；

设置与所述串联光刻蚀结构中连接点连接的运算放大器，以制成所述物理不可克隆函数电路；所述运算放大器的一输入端与一所述串联光刻蚀结构中所述连接点连接，所述运算放大器的另一输入端与另一所述串联光刻蚀结构中所述连接点连接。

本发明所提供的一种物理不可克隆函数电路，包括至少两个串联光刻蚀结构和运算放大器，串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，第一光刻蚀结构与第二光刻蚀结构之间形成有连接点，运算放大器的两个输入端分别与两个串联光刻蚀结构的连接点连接。第一光刻蚀结构具体通过第一预设版图光刻蚀而成，第一预设版图的第一遮蔽图形包括第一遮蔽指，第二光刻蚀结构具体通过第二预设版图光刻蚀而成，第二预设版图的第三遮蔽图形包括第二遮蔽指。由于第一遮蔽指和第二遮蔽指，会使得第一预设版图和第二预设版图中包括有拐角。而在光刻蚀过程中，由于光学邻近效应的影响以及制备工艺中的随机扰动，第一光刻蚀结构以及第二光刻蚀结构中拐角处的结构会发生畸变。由于该畸变具有较强的随机性，使得通过同一版图光刻蚀出来的光刻蚀结构的形貌均不相同，相应的各个光刻蚀结构的电容值也不相同，该电容值的不同是由于制备工艺中的随机扰动而产生的差异。而由于在制备过程中制备各个串联光刻蚀结构所使用的版图相同，可以排除设计对串联光刻蚀结构所造成的影响。上述运算放大器可以放大不同串联光刻蚀结构之间的差异，得到数字化的标识数据。而该标识数据完全随机，可以作为标识信息使用。上述物理不可克隆函数电路仅由串联光刻蚀结构和运算放大器构成，其结构非常简单。

本发明还提供了一种物理不可克隆函数电路的制备方法及一种集成电路，同样具有上述有益效果，在此不再进行赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种物理不可克隆函数电路的电路图；

图2为图1中第一光刻蚀结构的结构示意图；

图3为本发明实施例所提供的第一预设版图的结构示意图；

图4为图1中第二光刻蚀结构的结构示意图；

图5为本发明实施例所提供的第二预设版图的结构示意图；

图6为本发明实施例所提供的一种具体的第一预设版图的结构示意图；

图7为本发明实施例所提供的一种具体的第二预设版图的结构示意图；

图8为本发明实施例所提供的一种物理不可克隆函数电路制备方法的流程图。

1.串联光刻蚀结构、2.第一光刻蚀结构、21.第一导体、22.第二导体、3.第二光刻蚀结构、31.第三导体、32.第四导体、4.运算放大器、51.第一遮蔽图形、511.第一遮蔽指、512.第一遮蔽块、52.第二遮蔽图形、61.第三遮蔽图形、611.第二遮蔽指、612.第二遮蔽块、62.第四遮蔽图形。

具体实施方式

本发明的核心是提供一种物理不可克隆函数电路。在现有技术中，常用的物理不可克隆函数电路的实现有基于仲裁器、基于SRAM等不同技术手段。基于仲裁器的实现方式电路不够简单，基于SRAM的实现则要求芯片中必须具有SRAM。即现有技术中物理不可克隆函数电路的实现过于复杂，这将极大的占据集成电路中的空间，以及不利于集成电路的制作。

而本发明所提供的一种物理不可克隆函数电路，包括至少两个串联光刻蚀结构和运算放大器，串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，第一光刻蚀结构与第二光刻蚀结构之间形成有连接点，运算放大器的两个输入端分别与两个串联光刻蚀结构的连接点连接。第一光刻蚀结构具体通过第一预设版图光刻蚀而成，第一预设版图的第一遮蔽图形包括第一遮蔽指，第二光刻蚀结构具体通过第二预设版图光刻蚀而成，第二预设版图的第三遮蔽图形包括第二遮蔽指。由于第一遮蔽指和第二遮蔽指，会使得第一预设版图和第二预设版图中包括有拐角。而在光刻蚀过程中，由于光学邻近效应的影响以及制备工艺中的随机扰动，第一光刻蚀结构以及第二光刻蚀结构中拐角处的结构会发生畸变。由于该畸变具有较强的随机性，使得通过同一版图光刻蚀出来的光刻蚀结构的形貌均不相同，相应的各个光刻蚀结构的电容值也不相同，该电容值的不同是由于制备工艺中的随机扰动而产生的差异。而由于在制备过程中制备各个串联光刻蚀结构所使用的版图相同，可以排除设计对串联光刻蚀结构所造成的影响。上述运算放大器可以放大不同串联光刻蚀结构之间的差异，得到数字化的标识数据。而该标识数据完全随机，可以作为标识信息使用。上述物理不可克隆函数电路仅由串联光刻蚀结构和运算放大器构成，其结构非常简单。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图2，图3，图4以及图5，图1为本发明实施例所提供的一种物理不可克隆函数电路的电路图；图2为图1中第一光刻蚀结构的结构示意图；图3为本发明实施例所提供的第一预设版图的结构示意图；图4为图1中第二光刻蚀结构的结构示意图；图5为本发明实施例所提供的第二预设版图的结构示意图。

参见图1，在本发明实施例中，物理不可克隆函数电路包括至少两个串联光刻蚀结构1和运算放大器4；所述串联光刻蚀结构1包括相互串联的第一光刻蚀结构2和第二光刻蚀结构3，所述第一光刻蚀结构2与所述第二光刻蚀结构3之间形成有连接点；所述运算放大器4的一输入端与一所述串联光刻蚀结构1中所述连接点连接，所述运算放大器4的另一输入端与另一所述串联光刻蚀结构1中所述连接点连接。

上述物理不可克隆函数电路的最基板单元由两个串联光刻蚀结构1和一个运算放大器4构成，上述串联光刻蚀结构1由第一光刻蚀结构2和第二光刻蚀结构3相互串联所得，在第一光刻蚀结构2与第二光刻蚀结构3之间形成有连接点，而运算放大器4的输入端会与该连接点连接。在本发明实施例中，上述第一光刻蚀结构2和第二光刻蚀结构3可以理解为电容，而串联光刻蚀结构1可以理解为串联电容。通常一个运算放大器4具有两个输入端，该两个输入端会分别连接一个串联光刻蚀结构1的连接点。需要说明的是，上述连接点通常并不对应一个实体结构，该连接点可以是第一光刻蚀结构2和第二光刻蚀结构3中相互连接的两个端点中的一个。还需要说明的是，上述串联光刻蚀结构1一端通常会连接电源，同时另一端会接地，以形成回路。有关电源的具体电压需要根据运算放大器4而具体设置，在本发明实施例中并不做具体限定。有关运算放大器4的具体结构可以参考现有技术，在此不再进行赘述。

参见图2以及图3，在本发明实施例中，第一光刻蚀结构2包括沿水平方向分布且相互隔离的第一导体21和第二导体22，第一导体21与第二导体22均通过第一预设版图光刻蚀而成；第一预设版图包括对应第一导体21的第一遮蔽图形51，以及对应第二导体22的第二遮蔽图形52；第一遮蔽图形51包括至少一个沿预设方向延伸的第一遮蔽指511。

上述第一导体21与第二导体22之间需要相互隔离，以使第一导体21和第二导体22可以形成电容。上述第一导体21以及第二导体22的材质可以具体为金属或半导体，即第一光刻蚀结构2具体制备在金属材料或半导体材料中均可，有关第一导体21和第二导体22的具体材质是具体情况而定，在本发明实施例中并不做具体限定。

上述第一导体21和第二导体22，即第一光刻蚀结构2具体是应用光刻蚀工艺，通过第一预设版图刻蚀而成。有关光刻蚀工艺的具体内容可以参考现有技术，在此不再进行赘述。而在应用光刻蚀工艺时，由于光学邻近效应以及制备过程中工艺的随机扰动，会导致同一第一预设版图所制备出的第一光刻蚀结构2的形貌互不相同，从而导致不同第一光刻蚀结构2的电容值互不相同。需要说明的是，在实际过程中使用如图3所示的预设版图所制备而成的集成电路光刻蚀结构的形貌可能与图2仍然具有一定差异，在本发明实施例中图2与图3的对比可以看出光学邻近效应对集成电路光刻蚀结构形貌的影响。

参见图3，上述第一预设版图包括对应第一导体21的第一遮蔽图形51以及对应第二导体22的第二遮蔽图形52，第一遮蔽图形51包括至少一个沿预设方向延伸的第一遮蔽指511。需要说明的是，通常情况下第一遮蔽图形51除了需要具有第一遮蔽指511之外，还需要具有第一遮蔽块512，而第一遮蔽指511会与第一遮蔽块512相接触，使得在水平方向上第一遮蔽指511会延伸出第一遮蔽块512，至少构成凸字形结构，以在第一预设版图中形成拐角。需要说明的是，在本发明实施例中，若第一遮蔽图形51仅仅呈一矩形，通常不认为其具有第一遮蔽指511这一凸起结构。

在本发明实施例中，对于第二遮蔽图形52的具体形貌不做具体限定，该第二遮蔽图形52可以仅为一矩形。需要说明的是，上述第一遮蔽图形51与第二遮蔽图形52之间需要具有第一间隙，以保证第一导体21和第二导体22之间相互隔离以形成电容。有关第一遮蔽图形51与第二遮蔽图形52的具体形貌将在下述发明实施例中做详细介绍，在此不再进行赘述。

参见图4以及图5，在本发明实施例中，第二光刻蚀结构3包括沿水平方向分布且相互隔离的第三导体31和第四导体32，所述第三导体31与所述第四导体32均通过第二预设版图光刻蚀而成；所述第二预设版图包括对应第三导体31的第三遮蔽图形61，以及对应第四导体32的第四遮蔽图形62；所述第二遮蔽图形52包括至少一个沿预设方向延伸的第二遮蔽指611。

首先需要说明的是，本发明实施例中制备第二光刻蚀结构3所使用的第二预设版图的结构可以与制备第一光刻蚀结构2所使用的第一预设版图的结构相同也可以不同，视具体情况而定，在本发明实施例中不做具体限定。但是需要保证的是，制备上述串联光刻蚀结构1的预设版图的结构需要相同，以排除版图设计对运算放大器4最终生成结果造成的干扰。

在本发明实施例中，第二光刻蚀结构3的结构可以参考上述第一光刻蚀结构2，第二预设版图的结构可以参考上述第二预设版图，具体的，第三导体31对应上述第一导体21，第四导体32对应上述第二导体22，第三遮蔽图形61对应上述第一遮蔽图形51，第四遮蔽图形62对应上述第二遮蔽图形52，第二遮蔽纸对应上述第一遮蔽指511。

需要说明的是，在本发明实施例中使用同一第二预设版图所制备出的第二光刻蚀结构3的形貌通常互不相同，从而导致不同第二光刻蚀结构3的电容值互不相同。通常情况下第三遮蔽图形61除了需要具有第二遮蔽指611之外，还需要具有第二遮蔽块612，而第二遮蔽指611会与第二遮蔽块612相接触，使得在水平方向上第二遮蔽指611会延伸出第二遮蔽块612，至少构成凸字形结构，以在第二预设版图中形成拐角。同时，上述第三遮蔽图形61与第四遮蔽图形62之间需要具有第二间隙，以保证第三导体31和第四导体32之间相互隔离以形成电容。有关第三遮蔽图形61与第四遮蔽图形62的具体形貌将在下述发明实施例中做详细介绍，在此不再进行赘述。

作为优选的，在本发明实施例中，上述第一遮蔽图形51可以设置有多个第一遮蔽指511，而为了便于第一预设版图的制作，以及为了减少设计带来的干扰，上述多个第一遮蔽指511的长度值可以均相同。相应的，上述第三遮蔽图形61可以设置有多个第二遮蔽指611，而为了便于第二预设版图的制作，以及为了减少设计带来的干扰，上述多个第二遮蔽指611的长度值可以均相同。

作为优选的，为了增加第一遮蔽图形51与第二遮蔽图形52之间的拐角的数量，上述第一遮蔽图形51与第二遮蔽图形52之间的第一间隙的任一处宽度值可以均相同。由于第一遮蔽指511的存在，当第一间隙的任一处宽度值均相同时，可以使第二遮蔽图形52也具有对应第一遮蔽指511的拐角，从而有效增加第一预设版图中拐角的数量。相应的，为了增加第三遮蔽图形61与第四遮蔽图形62之间的拐角的数量，上述第三遮蔽图形61与第四遮蔽图形62之间的第二间隙的任一处宽度值也可以均相同。由于第二遮蔽指611的存在，当第二间隙的任一处宽度值均相同时，可以使第四遮蔽图形62也具有对应第二遮蔽指611的拐角，从而有效增加第二预设版图中拐角的数量。

需要说明的是，通常情况下，为了保证第一预设版图在光刻蚀工艺中具有明显的光学邻近效应，上述第一遮蔽指511的长度值通常需要大于第一间隙的宽度值，以保证第一遮蔽图形51在水平方形具有明显凸起，从而使得第一预设版图具有明显的光学邻近效应。相应的，为了保证第二预设版图在光刻蚀工艺中具有明显的光学邻近效应，上述第二遮蔽指611的长度值通常需要大于第二间隙的宽度值，以保证第三遮蔽图形61在水平方形具有明显凸起，从而使得第二预设版图具有明显的光学邻近效应。还需要说明的是，为了保证第一预设版图以及第二预设版图可以依据光学邻近效应产生不同的第一光刻蚀结构2和第二光刻蚀结构3，上述第一遮蔽指511的长度值、第二遮蔽指611的长度值、第一间隙的宽度值以及第二间隙的宽度值均需要大于所使用的光刻蚀工艺的最小尺寸。

由于上述第一光刻蚀结构2和第二光刻蚀结构3的形貌会发生畸变，使得两个串联光刻蚀结构1的电容值会发生随机的变化，相应的与同一个运算放大器4连接的两个串联光刻蚀结构1之间的电容值的差异也会随机变化。而上述运算放大器4会作为比较器放大该差异，得到数字化的标识数据。具体的，当与运算放大器4正输入端连接的串联光刻蚀结构1的电容值大于与运算放大器4负输入端连接的串联光刻蚀结构1的电容值时，运算放大器4会输出“1”，反之则输出“0”。由于串联光刻蚀结构1之间的差异是随机的，即运算放大器4所输出的“1”或“0”是随机的。当集成电路中设置多个上述物理不可克隆函数电路时，则可以随机生成一串数字作为标识信息。

本发明实施例所提供的一种物理不可克隆函数电路，包括至少两个串联光刻蚀结构1和运算放大器4，串联光刻蚀结构1包括相互串联的第一光刻蚀结构2和第二光刻蚀结构3，第一光刻蚀结构2与第二光刻蚀结构3之间形成有连接点，运算放大器4的两个输入端分别与两个串联光刻蚀结构1的连接点连接。第一光刻蚀结构2具体通过第一预设版图光刻蚀而成，第一预设版图的第一遮蔽图形51包括第一遮蔽指511，第二光刻蚀结构3具体通过第二预设版图光刻蚀而成，第二预设版图的第三遮蔽图形61包括第二遮蔽指611。由于第一遮蔽指511和第二遮蔽指611，会使得第一预设版图和第二预设版图中包括有拐角。而在光刻蚀过程中，由于光学邻近效应的影响以及制备工艺中的随机扰动，第一光刻蚀结构2以及第二光刻蚀结构3中拐角处的结构会发生畸变。由于该畸变具有较强的随机性，使得通过同一版图光刻蚀出来的光刻蚀结构的形貌均不相同，相应的各个光刻蚀结构的电容值也不相同，该电容值的不同是由于制备工艺中的随机扰动而产生的差异。而由于在制备过程中制备各个串联光刻蚀结构1所使用的版图相同，可以排除设计对串联光刻蚀结构1所造成的影响。上述运算放大器4可以放大不同串联光刻蚀结构1之间的差异，得到数字化的标识数据。而该标识数据完全随机，可以作为标识信息使用。上述物理不可克隆函数电路仅由串联光刻蚀结构1和运算放大器4构成，其结构非常简单。

有关本发明所提供的物理不可克隆函数电路的具体结构将在下述发明实施例中做详细介绍。

请参考图6以及图7，图6为本发明实施例所提供的一种具体的第一预设版图的结构示意图；图7为本发明实施例所提供的一种具体的第二预设版图的结构示意图。

区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对物理不可克隆函数电路的结构，特别是制备串联光刻蚀结构1所需的预设版图的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。

在本发明实施例中，分别提供一种第一预设版图的结构以及第二预设版图的结构。需要说明的是，在本发明实施例中第一预设版图的结构与第二预设版图的结构可以互换，上述第一预设版图和第二预设版图也可以具有其他的结构，甚至于具有相同的结构均可。

第一种，参见图6，所述第二遮蔽图形52呈环形包围所述第一遮蔽图形51，所述第一遮蔽图形51包括一第一遮蔽块512和至少两个沿不同方向延伸的所述第一遮蔽指511，所述第一遮蔽指511与所述第一遮蔽块512相互接触。

上述第二遮蔽图形52需要呈环形包围第一遮蔽图形51，而第一遮蔽图形51需要包括至少两个沿不同方向从第一遮蔽块512向第二遮蔽图形52延伸的第一遮蔽指511，第一遮蔽指511与第一遮蔽块512需要相互接触。具体的，由于在现阶段用于设置集成电路的版图中的角度通常只能设置45°、90°、135°、180°四种，相应的本种结构的第一预设版图通常呈轴对称结构。为了保证本种结构的第一预设版图在使用过程中可以产生充足的光学邻近效应，上述第一遮蔽图形51通常呈十字形，此时第一遮蔽图形51包括四个第一遮蔽指511，四个第一遮蔽指511的一端与四个第一遮蔽指51131之间的第一遮蔽块512接触，共同构成该十字型结构的第一遮蔽图形51。此时，该第一遮蔽图形51和第二遮蔽图形52共同构成一呈中心对称结构的图形。

第三种，参见图7，所述第三遮蔽图形61包括一第二遮蔽块612和至少两个沿同一方向延伸的所述第二遮蔽指611，所述第二遮蔽指611与所述第二遮蔽块612相互接触。上述第三遮蔽图形61中第二遮蔽块612主要呈矩形，同时上述第二遮蔽指611相互平行且具有一定的间距，通常情况下，上述第二遮蔽指611会沿第二遮蔽块612的长边平行分布。具体的，为了保证第三遮蔽图形61与第四遮蔽图形62之间具有充足的拐角，上述第四遮蔽图形62的结构可以与第三遮蔽图形61相类似，同样具有沿同一方向延伸的第二遮蔽指611，同时第三遮蔽图形61与第四遮蔽图形62相互交叉构成一叉指状图形，即所述第四遮蔽图形62与所述第三遮蔽图形61构成叉指状图形，从而在第二预设版图中设置有大量拐角。

本发明实施例具体分别提供一种第一预设版图的结构以及第二预设版图的结构，均可以配合运算放大器4构成物理不可克隆函数电路。

本发明还提供了一种集成电路，包括与上述任一发明实施例所提供的物理不可克隆函数电路，通常情况下会在集成电路中设置多个上述发明实施例所提供的物理不可克隆函数电路，以通过多个物理不可克隆函数电路生成一个多位数的标识信息。有关集成电路的其余结构可以参考现有技术，在此不再进行赘述。

由于上述发明实施例所提供的物理不可克隆函数电路可以得到完全随机的标识信息，且上述物理不可克隆函数电路仅由串联光刻蚀结构1和运算放大器4构成，其结构非常简单，制作成本较低。相应的本发明实施例所提供的集成电路可以通过上述物理不可克隆函数电路得到完全随机的标识信息，且具有较低的制作成本。

下面对本发明实施例所提供的一种物理不可克隆函数电路的制备方法进行介绍，下文描述的制备方法与上述描述的物理不可克隆函数电路的结构可以相互对应参照。

请参考图8，图8为本发明实施例所提供的一种物理不可克隆函数电路制备方法的流程图。

参见图8，在本发明实施例中，所述物理不可克隆函数电路的制备方法可以包括：

S101：在导电层表面涂覆光刻胶。

在本发明实施例中具体使用光刻蚀工艺制备物理不可克隆函数电路，而光刻蚀工艺通常具体分为涂覆光刻胶、曝光、显影、刻蚀等步骤，有关光刻蚀工艺的具体工艺可以参考现有技术，在此不再进行赘述。在本步骤中，所述导电层即制备串联光刻蚀结构所需要的导电层，制备完成之后串联光刻蚀结构的材质与导电层的材质相同。有关上述光刻胶的具体组分可以参考现有技术，在此不再进行赘述。

S102：使用第一预设版图对光刻胶进行曝光以及显影。

在本发明实施例中，所述第一预设版图包括第一遮蔽图形以及第二遮蔽图形，所述第一遮蔽图形包括至少一个沿预设方向延伸的第一遮蔽指。

有关第一预设版图，第一遮蔽图形和第二遮蔽图形的具体结构可以参考上述发明实施例，在此不再进行赘述。在本步骤中，会通过曝光工艺以及显影工艺在光刻胶中设置对应第一预设版图的结构，以便在后续步骤中在导电层中刻蚀出第一光刻蚀结构。需要说明的是，上述显影后所得的光刻胶的图案包括第一预设版图依据光学邻近效应受制备工艺中随机扰动的影响所形成的图案。

S103：使用第二预设版图对光刻胶进行曝光以及显影。

在本发明实施例中，所述第二预设版图包括第三遮蔽图形以及第四遮蔽图形，所述第三遮蔽图形包括至少一个沿预设方向延伸的第二遮蔽指。

有关第二预设版图，第三遮蔽图形和第四遮蔽图形的具体结构可以参考上述发明实施例，在此不再进行赘述。在本步骤中，会通过曝光工艺以及显影工艺在光刻胶中设置对应第二预设版图的结构，以便在后续步骤中在导电层中刻蚀出第二光刻蚀结构。需要说明的是，上述显影后所得的光刻胶的图案包括第二预设版图依据光学邻近效应受制备工艺中随机扰动的影响所形成的图案。可以理解的是，本步骤与上述S102通常是同时进行。

S104：根据显影后的光刻胶在导电层中刻蚀至少两个串联光刻蚀结构。

在本发明实施例中，所述串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，所述第一光刻蚀结构与所述光刻蚀结构之间形成有连接点；所述第一光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体，所述第一导体对应所述第一遮蔽图形，所述第二导体对应所述第二遮蔽图形；所述第二光刻蚀结构包括沿水平方向分布且相互隔离的第三导体和第四导体，所述第三导体对应所述第三遮蔽图形，所述第四导体对应所述第四遮蔽图形。

有关串联光刻蚀结构、第一光刻蚀结构、第二光刻蚀结构、第一导体、第二导体、第三导体和第四导体的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。在本步骤中，会依据显影后的光刻胶在导电层重刻蚀出至少两个串联光刻蚀结构，此时该串联光刻蚀结构的形貌会依据光学邻近效应受制备工艺中随机扰动的影响，相应的此时串联光刻蚀结构的电容值也会产程随机的变换。

S105：设置与串联光刻蚀结构中连接点连接的运算放大器，以制成物理不可克隆函数电路。

在本发明实施例中，所述运算放大器的一输入端与一所述串联光刻蚀结构中所述连接点连接，所述运算放大器的另一输入端与另一所述串联光刻蚀结构中所述连接点连接。有关运算放大器的具体结构以及运算放大器具体的制备工艺可以参考现有技术，有关运算放大器与上述串联光刻蚀结构具体的连接方式已在上述发明实施例中做详细介绍，在此不再进行赘述。在本发明实施例中，通过运算放大器可以放大两个串联光刻蚀结构之间的差异，并根据该差异生成对应的一比特标识数据。该标识数据受制备工艺中的随机扰动的影响而完全随机。

本发明实施例所提供的一种物理不可克隆函数电路的制备方法，所制备而成的物理不可克隆函数电路包括至少两个串联光刻蚀结构和运算放大器，串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，第一光刻蚀结构与第二光刻蚀结构之间形成有连接点，运算放大器的两个输入端分别与两个串联光刻蚀结构的连接点连接。第一光刻蚀结构具体通过第一预设版图光刻蚀而成，第一预设版图的第一遮蔽图形包括第一遮蔽指，第二光刻蚀结构具体通过第二预设版图光刻蚀而成，第二预设版图的第三遮蔽图形包括第二遮蔽指。由于第一遮蔽指和第二遮蔽指，会使得第一预设版图和第二预设版图中包括有拐角。而在光刻蚀过程中，由于光学邻近效应的影响以及制备工艺中的随机扰动，第一光刻蚀结构以及第二光刻蚀结构中拐角处的结构会发生畸变。由于该畸变具有较强的随机性，使得通过同一版图光刻蚀出来的光刻蚀结构的形貌均不相同，相应的各个光刻蚀结构的电容值也不相同，该电容值的不同是由于制备工艺中的随机扰动而产生的差异。而由于在制备过程中制备各个串联光刻蚀结构所使用的版图相同，可以排除设计对串联光刻蚀结构所造成的影响。上述运算放大器可以放大不同串联光刻蚀结构之间的差异，得到数字化的标识数据。而该标识数据完全随机，可以作为标识信息使用。上述物理不可克隆函数电路仅由串联光刻蚀结构和运算放大器构成，其结构非常简单。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种物理不可克隆函数电路，一种集成电路及一种物理不可克隆函数电路的制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。