1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述主处理电路包括：数据类型运算电路，所述数据类型运算电路，用于执行浮点类型数据以及定点类型数据之间的转换；
所述主处理电路，用于获取输入数据块、卷积核数据块以及卷积指令，通过所述数据类型运算电路将所述输入数据块、所述卷积核数据块转换成定点类型的输入数据块、定点类型的卷积核数据块，依据该卷积指令对定点类型的输入数据块划分成广播数据块，将定点类型的卷积核数据块划分成分发数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至多个基础处理电路中的至少一个基础处理电路，将所述广播数据块广播至所述多个基础处理电路；
所述多个基础处理电路，用于将所述广播数据块以及接收到基本数据块以定点数据类型执行卷积运算得到运算结果，并将运算结果传输给所述主处理电路；
所述主处理电路，用于对该运算结果进行处理得到所述卷积指令的指令结果。
2.根据权利要求1的集成电路芯片装置，其特征在于，
所述多个基础处理电路，具体用于将所述广播数据块以及接收到的基本数据块以定点数据类型执行多次内积运算得到定点数据类的多个内积结果，将该多个内积结果进行累加得到累加结果，将该累加结果作为运算结果传输给所述主处理电路；
所述主处理电路，用于通过所述数据类型运算电路将定点数据类的累加结果转换成浮点类型的累加结果，将累加结果进行排序得到所述指令结果。
3.根据权利要求1-2任意一项所述的集成电路芯片装置，其特征在于，所述集成电路芯片装置还包括：分支处理电路，所述分支处理电路设置在主处理电路与至少一个基础处理电路之间；
所述分支处理电路，用于在主处理电路与至少一个基础处理电路之间转发数据。
4.根据权利要求1-2任意一项所述的集成电路芯片装置，其特征在于，
所述主处理电路，具体用于将所述广播数据块通过一次广播至所述多个基础处理电路；
或所述主处理电路，具体用于将所述广播数据块分成多个部分广播数据块，将所述多个部分广播数据块通过多次广播至所述多个基础处理电路。
5.根据权利要求4所述的集成电路芯片装置，其特征在于，
所述基础处理电路，具体用于将所述部分广播数据块与所述基本数据块以定点数据类型执行多次内积处理后得到多个内积处理结果，将所述多个内积处理结果累加得到部分运算结果，将所述部分运算结果发送至所述主处理电路。
6.根据权利要求5所述的集成电路芯片装置，其特征在于，
所述基础处理电路，具体用于复用n次该部分广播数据块执行该部分广播数据块与该n个基本数据块执行内积运算得到n组内积运算结果，所述n组内积运算结果与所述n个基本数据块对应，将n组内积运算结果内每组内积运算结果累加后得到n个部分运算结果，将所述n个部分运算结果发送至主处理电路，所述n为大于等于2的整数。
7.根据权利要求1所述的集成电路芯片装置，其特征在于，
所述多个基础处理电路沿所述主处理电路对称设置。
8.根据权利要求1所述的集成电路芯片装置，其特征在于，
如果所述多个基础处理电路为k个基础处理电路，卷积核的个数m<＝k则，主处理电路的控制电路，用于给m个基础处理电路分别分发一个卷积核的权值；
如果卷积核的个数m>k，主处理电路的控制电路，用于给每个基础处理电路分别分发一个或多个卷积核的权值。
9.根据权利要求8所述的集成电路芯片装置，其特征在于，
基础处理电路，用于将卷积核权值ai保存在所述基础处理电路的寄存器和/或片上缓存，所述ai为多个卷积核权值的集合。
10.一种神经网络运算装置，其特征在于，所述神经网络运算装置包括一个或多个如权利要求1-9任意一项所述的集成电路芯片装置。