一种嵌入式系统通信接口及通信方法与流程

本发明涉及数据传输技术领域，尤其是一种嵌入式系统通信接口及通信方法。

背景技术：

传统总线多采用并线总线的工作方式，这类总线一般分为三组：数据线、地址线和控制线。实现此类总线互连的器件所需引脚数较多，例如对于64位数据宽的总线，一般由64根数据线，32至40根地址线以及30根左右的控制线，另外由于半导体制造工艺的限制还要加上一定数量的电源引线和地线，总共有约200根左右的引线，这给器件封装、测试和焊接都带来了一些问题。为了提高总线的传输能力，传统总线多采用增加数据总线的宽度或增加总线的频率的方式来实现。增加总线频率和数据带宽虽然在一定程度上满足了人们对高速数据传送的需求，但更宽的总线也导致器件引脚数的增加，从而增加封装尺寸和器件生产成本。

技术实现要素：

为解决上述技术问题之一，本发明的目的在于：提供一种嵌入式系统通信接口及通信方法，其无需通过增加数据总线的宽度和总线频率，即能提高总线的传输能力。

本发明实施例的第一方面提供了：

一种嵌入式系统通信接口，其包括：

逻辑层，用于定义所有通信协议和通信协议包格式；

传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；

物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。

进一步地，所述传输层的辅助通道的传输包含i2c的写操作缓存和读操作缓存；所述传输层的数据通道包含消息缓存和数据流缓存。

进一步地，所述缓存模式采用fifo模式。

进一步地，所述逻辑层包括辅助通道的集成管理、数据通道的消息、流控制和数据流；其中，

辅助通道的集成管理，用于进行初始化和配置管理；

数据通道的消息，用于传递消息，使主机与从机进行交互；

流控制，用于控制数据流的传输；

数据流，用于实现数据流的传输逻辑。

进一步地，所述进行初始化和配置管理，其具体为：

通过i2c协议的读写操作功能进行初始化和配置管理。

进一步地，所述通信信号包括i2c信号和lvds信号组，以及时钟信号、触发信号和同步信号；所述i2c信号和所述lvds信号组均采用串行传输协议。

进一步地，所述i2c信号和所述lvds信号组均采用串行传输协议，其具体为：

所述i2c信号的串行传输协议为i2c协议；

所述lvds信号组的串行传输协议为aurora8b/10b协议。

进一步地，所述时钟信号、触发信号和同步信号均为单端信号。

进一步地，所述时钟信号的频率为固定频率，所述固定频率大小为25mhz。

本发明实施例的第二方面提供了：

一种嵌入式系统通信方法，其包括以下步骤：

通过预设接口获取预设接口的从机端信息；

根据从机端信息对预设接口进行初始化；

获取初始化后的预设接口的主机端信息；

根据主机端信息控制预设接口的从机端与主机端的通信；

所述预设接口为上述的一种嵌入式系统通信接口，所述主机端信息包括时钟信号、触发信号和同步信号。

本发明的有益效果是：本发明采用分层设计，使每个层次的逻辑单一，降低对软件的制约，并通过在逻辑层定义所有通信协议和通信协议包格式，在传输层定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存，同时在物理层定义通信信号和与通信信号对应的接口协议，使得通信过程中，无需通过增加数据总线的宽度和总线频率，即能提高总线的传输能力。

附图说明

图1为本发明一种具体实施例的嵌入式系统通信接口的结构示意图；

图2为本发明一种具体实施例的主机与从机的连接示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

在进行具体实施例的描述之前，对以下术语进行解释：

dashlink；为本发明实施例接口的名称。

i2c总线：由philips公司开发的一种简单、双向二线制同步串行总线。

lvds：英文全称为lowvoltagedifferentialsignaling，是一种低振幅差分信号技术。

aurora8b/10b：首先，aurora是为轻松实现xilinx收发器而设计的logicore^tmip核，同时提供了轻量级用户接口，设计人员可以在此基础上构建串行链路。aurora8b/10b是一个面向高速串行通信的可扩展的轻量级链路层协议。

fifo模式：英文全称为fistinfirstout，中文为先进先出队列，在计算机中，是一种传统的按序执行方法，其具体是先进入的指令先完成并引退，接着才执行第二条指令。

ref_clk、trigger和sync：分别为参考时钟、触发信号和同步信号。

本发明实施例提供了一种嵌入式系统通信接口，其包括：

逻辑层，用于定义所有通信协议和通信协议包格式；所述通信协议和通信协议包格式是对终端进行初始化和完成传送的必要信息。

传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；所述传输层的缓存均采用fifo模式，辅助通道传输内包含i2c的写操作缓存和读操作缓存；而数据通道包含消息缓存和数据流缓存。具体地，所述传输层为数据包从一个终端到另一个终端通道的必要信息。所述传输层为单一的传输层，通过采用了单一的公用传输层规范来相容、会聚不同的逻辑层和物理层，单一的逻辑层实体增强了dashlink的适应性。

物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。所述接口协议为设备之间的接口协议，例如包传输装置、流量控制、电特性及低级错误管理。

具体地，如图1所示，dashlink接口由逻辑层、传输层和物理层构成，其中：

逻辑层定义了所有协议和包格式，具体是对终端进行初始化和完成传送的很有必要的信息；具体地，逻辑层主要包含辅助通道的集成管理和数据通道的消息、流控制和数据流这四个逻辑实体，其具体定义为：

辅助通道的集成管理：通过i2c协议的读写操作来实现完成从机的初始化以及配置管理等信息。

数据通道的消息：通过走数据通道完成消息的传递，可以快速的完成主从端的信息交互。

流控制：控制数据流的传输。

数据流：实现数据流的传输。

传输层为数据包从一个终端到另一个终端通道的必要信息；具体地，传输层包含逻辑层与物理层数据之间传输的缓存，并保证两层之间传输的效率以及稳定性。而在本实施例中，采用了单一的公用传输层规范来相容、会聚不同的逻辑层和物理层，单一的逻辑层实体增强了dashlink的适应性。

物理层描述了设备之间接口协议，例如包传输装置、流量控制、电特性及低级错误管理等。具体地，物理层设有一组i2c信号、lvds信号组、ref_clk/trigger/sync三部分组成。其中，所述i2c信号使用标准i2c协议。所述lvds信号组定义了全双工串行差分链路，采用lvds差分信号接口，串行传输协议采用xilinx的aurora8b/10b协议，其中，所述aurora8b/10b协议是xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议。本实施例通过一条或多条串行链路实现两设备间的数据传输，可以支持流和帧两种数据传输模式，以及全双工、单工等数据通信方式，在tx/rx方向均支持1x/2x/4x/8x四种通道数选择，并支持通道数非对称选择，单通道最高1.25gbps传输带宽,单链路最高可提供10gbps的带宽。时钟信号、触发信号和同步信号这三个信号采用单独的单端信号。ref_clk为参考时钟信号，其频率固定为25mhz，在使用过程中，ref_clk由主机端提供，用于从机端的串行传输的发送和接收的参考时钟。trigger信号为触发信号，在使用过程中，从从机端到主机端，用于从机快速通知主机的独立信号。sync信号为同步信号，在使用过程中，从主机端到从机端，用于多个dashlink接口之间的精准同步。因此，本实施例的物理层的辅助通道采用i2c总线来完成集成管理，另外的数据通道传输则采用串行方式，传输电平采用lvds方式，可以在两个连接器之间允许80-100cm的连线，单链路传输带宽可达10gbps。

本实施与现有的通信总线相比，本实施例的接口具有以下优势：

第一点：由于本实施例支持全双工数据通道数非对称，使得在实际过程中，若需要满足单向10gbps的带宽，仅仅需要23个引脚就够了，若无需这么高的带宽，可根据需求选择合适的通道数能够进一步的降低引脚数；

第二点：本实施例的传输协议属于轻量级，层次分明，每个层次中包含的逻辑实体单元单一，从而得到清晰的结构，降低软件的制约，提高效率、降低系统成本；

第三点：本实施例的接口能完成机箱内部或者背板芯片与芯片之间，以及板与板之间的互连，从而满足大量的嵌入式场景应用功能。

作为优选的实施方式，所述缓存模式采用fifo模式。本实施例通过采用fifo模式进行缓存，从而在使用过程中可用于不同时域之间的数据传输。

作为优选的实施方式，所述逻辑层包括辅助通道的集成管理、数据通道的消息、流控制和数据流；其中，

辅助通道的集成管理，用于进行初始化和配置管理；具体是根据标准的i2c协议实现提供读写操作功能。

数据通道的消息，用于传递消息，使主机与从机进行交互；具体是以消息为对象，实现提供消息的发送和接收功能。

流控制，用于控制数据流的传输；具体是以流控制帧为对象实现提供数据流的阻塞功能。

数据流，用于实现数据流的传输逻辑，即数据流的开始和结束位置、以及数据长度控制功能。

本实施例通过对逻辑层进行不同逻辑模块的定义，从而使不同功能模块的执行互不干扰。

作为优选的实施方式，所述时钟信号、触发信号和同步信号均为单端信号。

具体地，本实施的ref_clk、trigger和sync这三个信号均采用单独的单端信号，其中，ref_clk为参考时钟信号，频率固定为25mhz，在实施例中，由主机端提供，用于从机端的串行传输的发送和接收的参考时钟；trigger信号为触发信号，在实施例中，从从机端到主机端，用于从机快速通知主机的独立信号；sync信号为同步信号，在实施例中，从主机端到从机端，用于多个dashlink接口之间的精准同步。

此外，本发明实施例还提供了一种嵌入式系统通信方法，其包括以下步骤：

通过预设接口获取预设接口的从机端信息；所述从机端信息包括用于控制从机端的信息，以及对从机端进行配置的信息。

根据从机端信息对预设接口进行初始化；

获取初始化后的预设接口的主机端信息；所述主机端信息包括lvds信号、ref_clk信号、sync信号和trigger信号，ref_clk为参考时钟信号。所述lvds信号组包含tx、rx两个方向链路，串行传输协议采用xilinx的aurora8b/10b协议，在两方向均支持1x/2x/4x/8x四种通道数选择，并支持通道数非对称选择；所述ref_clk为参考时钟信号，频率固定为25mhz，用于从机端的串行传输的发送和接收的参考时钟；所述trigger信号为触发信号，用于从机快速通知主机的独立信号；所述sync信号为同步信号，用于多个dashlink接口之间的精准同步。

根据主机端信息控制预设接口的从机端与主机端的通信；

所述预设接口采用上述的一种嵌入式系统通信接口。

在一些具体的实施例中，所述dashlink接口定义如表1所示：

表1

通过上述表1的定义，如图2所示，其应用过程为：在i2c总线上主机端通过i2cmaster接口与从机端的i2cslave接口，可以获取dashlink从机端的信息，还可以完成dashlink从机端的控制以及配置功能，从而实现dashlink端的初始化以及控制；ref_clk/sync/trigger采用单独的单端信号，ref_clk为参考时钟信号，频率固定为25mhz，由主机端提供，用于从机端的串行传输的发送和接收的参考时钟，trigger信号为触发信号，从从机端到主机端，用于从机快速通知主机的独立信号，sync信号为同步信号，从主机端到从机端，用于多个dashlink接口之间的精准同步；lvds信号组包含tx、rx两个方向链路，串行传输协议采用xilinx的aurora8b/10b协议，在两方向均支持1x/2x/4x/8x四种通道数选择，并支持通道数非对称选择。

综上所述，本发明实施例具有以下优点：

第一点：由于本实施例支持全双工数据通道数非对称，使得在实际过程中，若需要满足单向10gbps的带宽，仅仅需要23个引脚就够了，若无需这么高的带宽，可根据需求选择合适的通道数能够进一步的降低引脚数；

第二点：本实施例的传输协议属于轻量级，层次分明，每个层次中包含的逻辑实体单元单一，从而得到清晰的结构，降低软件的制约，提高效率、降低系统成本；

第三点：本实施例的接口能完成机箱内部或者背板芯片与芯片之间，以及板与板之间的互连，从而满足大量的嵌入式场景应用功能。

以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。