一种RAID配置设备、方法及存储介质与流程

本申请涉及数据存储领域，特别是涉及一种raid配置设备、方法及存储介质。
背景技术：
：raid(redundantarraysofindependentdisks，磁盘阵列)，是由多块独立的磁盘，组合成一个容量较大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能，利用这项技术，能够在进行数据存储时，将数据切割成许多区段，分别存放在各个磁盘上，并且当任意一个硬盘故障时，仍可读出数据。当前的一种raid是基于raid控制器对磁盘进行组合配置的硬件方式实现的，raid控制器支持pcie(peripheralcomponentinterconnectexpress，高速串行计算机扩展总线标准)数据转sata(serialata，串口硬盘)数据的功能，通过配置引脚可以配置raid控制器外接磁盘的运行模式，实现硬件上组raid的功能。而当前对于配置引脚的配置方式往往是通过外接跳帽的方式来实现的，此种方式需要技术人员打开机箱上盖，手动修改跳帽，在实际应用中配置效率较低，并且存在因人为不确定性而配置错误的风险。由此可见，提供一种raid配置设备，以相对确保对于raid的配置效率，并且降低出现配置错误的风险，是本领域技术人员需要解决的问题。技术实现要素：本申请的目的是提供一种raid配置设备、方法及存储介质，以相对确保对于raid的配置效率，并且降低出现配置错误的风险。为解决上述技术问题，本申请提供一种raid配置设备，包括：raid控制芯片；与raid控制芯片的配置引脚连接的电平控制芯片，用于向配置引脚发送电平信号，以控制raid控制芯片根据电平信号进行raid配置。优选地，还包括：与raid控制芯片的sata接口连接的磁盘，用于响应raid控制芯片的raid配置。优选地，还包括：与raid控制芯片的pcie接口连接的cpu芯片，用于通过raid控制芯片对磁盘中的数据执行数据重构处理。优选地，cpu芯片的型号包括ft2000。优选地，还包括：与raid控制芯片的spi接口连接的存储器，用于在raid控制芯片启动时向raid控制芯片提供启动配置文件。优选地，配置引脚包括gpio引脚以及enable引脚。优选地，raid控制芯片的enable引脚基于mos管与电平控制芯片连接；raid控制芯片的gpio引脚基于电阻器与电平控制芯片连接。优选地，raid控制芯片的型号包括asm1061r。此外，本申请还提供一种raid配置方法，应用于上述的raid配置设备中的电平控制芯片，包括：接收raid配置请求；根据raid配置请求获取相应的电平控制策略；根据电平控制策略向raid控制芯片的配置引脚发送电平信号，以控制raid控制芯片根据电平信号进行raid配置。此外，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的raid配置方法的步骤。本申请所提供的raid配置设备，通过将电平控制芯片与raid控制芯片中配置引脚相连的方式，能够确保raid控制芯片通过配置引脚响应电平控制芯片的电平信号，进而实现了通过电平控制芯片向配置引脚发送电平信号，以控制raid控制芯片根据电平信号进行raid配置的目的。由于本设备是通过电平控制芯片输出电平信号的方式对raid控制芯片进行raid配置，因此无需技术人员在进行raid配置时打开机箱上盖并手动修改跳帽，相对确保了对于raid的配置效率，并且相对降低了因人为不确定性而出现配置错误的风险。此外本申请还提供一种raid配置方法及存储介质，有益效果同上所述。附图说明为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的一种raid配置设备的结构示意图；图2为本申请实施例提供的一种raid配置方法。图3为本申请场景实施例提供的一种具体应用场景下raid配置设备的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。当前的一种raid是基于raid控制器对磁盘进行组合配置的硬件方式实现的，raid控制器支持pcie(peripheralcomponentinterconnectexpress，高速串行计算机扩展总线标准)数据转sata(serialata，串口硬盘)数据的功能，通过配置引脚可以配置raid控制器外接磁盘的运行模式，实现硬件上组raid的功能。而当前对于配置引脚的配置方式往往是通过外接跳帽的方式来实现的，此种方式需要技术人员打开机箱上盖，手动修改跳帽，在实际应用中配置效率较低，并且存在因人为不确定性而配置错误的风险。为此，本申请的核心是提供一种raid配置设备，以相对确保对于raid的配置效率，并且降低出现配置错误的风险。为了使本
技术领域：
的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。图1示出了本申请实施例提供的一种raid配置设备的结构示意图。根据图1所示，本申请实施例提供的一种raid配置设备，包括：raid控制芯片1；与raid控制芯片1的配置引脚2连接的电平控制芯片3，用于向配置引脚2发送电平信号，以控制raid控制芯片1根据电平信号进行raid配置。需要说明的是，本实施例中的raid控制芯片1具有将接入的磁盘组合为raid的功能。raid控制芯片1中设置有配置引脚2，用户通过对配置引脚2通入不同状态的电平以告知raid控制芯片1当前需要配置的raid模式，进而raid控制芯片1根据配置引脚2的电平状态对接入的磁盘执行相应的raid配置，此处所指的raid模式包括但不限于raid0模式、raid1模式、ahci模式以及span模式。另外，本实施方式中的配置引脚2的数量可以为多个，具体应根据raid控制芯片的具体型号而定。本实施例中的电平控制芯片3指的是具有对输出电平进行控制的功能芯片，能够根据用户的需要输出相应状态的电平信号，目的是根据用户对raid控制芯片1的配置需求向raid控制芯片1中的配置引脚2输出相应的电平信号，以此控制raid控制芯片1进行相应的raid配置。此外，电平控制芯片3可以为bmc(baseboardmanagercontroller，基板管理控制器)或cpld(complexprogrammablelogicdevice，复杂可编程逻辑器件)，应根据实际情况而定，在此不错具体限定。另外，本申请中进行的raid配置指的是根据raid模式对磁盘进行逻辑资源的划分以及数据冗余存储关系的建立。本申请所提供的raid配置设备，通过将电平控制芯片与raid控制芯片中配置引脚相连的方式，能够确保raid控制芯片通过配置引脚响应电平控制芯片的电平信号，进而实现了通过电平控制芯片向配置引脚发送电平信号，以控制raid控制芯片根据电平信号进行raid配置的目的。由于本设备是通过电平控制芯片输出电平信号的方式对raid控制芯片进行raid配置，因此无需技术人员在进行raid配置时打开机箱上盖并手动修改跳帽，相对确保了对于raid的配置效率，并且相对降低了因人为不确定性而出现配置错误的风险。在上述实施例的基础上，作为一种优选的实施方式，raid配置设备还包括：与raid控制芯片的sata接口连接的磁盘，用于响应raid控制芯片的raid配置。需要说明的是，本实施方式的重点在于，在raid控制芯片的sata接口上默认接入有磁盘，raid控制芯片在获取到配置引脚的电平信号之后，进一步根据电平信号表征的raid模式有针对性的对sata接口默认接入的磁盘进行raid配置，目的是使raid控制芯片相对可靠的进行raid配置。其中，sata(serialadvancedtechnologyattachment，串行高级技术附件)接口是一种基于行业标准的串行硬件驱动器接口，主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输。sata接口的总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点，本实施方式通过将磁盘接入raid控制芯片的sata接口的方式，能够确保通过raid控制芯片对磁盘进行配置的可靠性。本实施方式相对避免出现因raid配置设备尚未接入磁盘而导致的raid配置失败的情况发生，进一步确保了电平控制芯片对raid控制芯片的配置引脚发送电平信号之后，raid控制芯片进行raid配置过程的可靠性。更进一步的，作为一种优选的实施方式，raid配置设备，还包括：与raid控制芯片的pcie接口连接的cpu芯片，用于通过raid控制芯片对磁盘中的数据执行数据重构处理。需要说明的是，本实施方式的重点在于，通过在raid控制芯片的pcie接口中接入cpu芯片。其中，pcie(peripheralcomponentinterconnectexpress，高速串行计算机扩展总线标准)接口，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量等功能，因此将cpu芯片接入raid控制芯片的pcie接口，能够相对确保cpu芯片与raid控制芯片的之间数据交互效率，进而能够确保cpu芯片通过raid控制芯片对磁盘中的数据执行数据重构处理的整体效率。此外，本实施方式中的数据重构处理，指的是将数据从一种格式到另一种格式的转换，包括结构转换、格式转换、类型替换等(数据拼接、数据裁剪、数据压缩等)，以实现空间数据在结构、格式、类型上的统一，多源和异构数据的联接与融合，本实施方式中的数据重构处理涵盖了将磁盘中的原有数据依照raid模式的数据存储方式进行冗余化处理，以及在raid存储机制下对新到来的数据进行数据存储或对损坏的数据进行数据恢复等操作。本实施方式通过将cpu芯片接入raid控制芯片的方式，进一步确保raid存储机制下通过磁盘进行数据存储以及数据恢复的整体效率以及可靠性。更进一步的，cpu芯片的型号包括ft2000。由于考虑到型号为ft2000的cpu芯片主要应用于高性能、高吞吐率服务器领域，如处理能力和吞吐能力要求很高的行业大型业务主机、高性能服务器系统和大型互联网数据中心等，本实施方式能够进一步提高raid配置设备在执行raid配置业务时的整体可靠性以及效率。此外，在上述实施例的基础上，作为一种优选的实施方式，raid配置设备，还包括：与raid控制芯片的spi接口连接的存储器，用于在raid控制芯片启动时向raid控制芯片提供启动配置文件。需要说明的是，本实施方式中，通过raid控制芯片的spi接口接入存储器的目的是通过存储器向raid控制芯片提供启动配置文件，以此确保raid控制芯片的正常运行，进一步确保了raid配置设备在进行raid配置时的可靠性。此外，在上述实施例的基础上，作为一种优选的实施方式，配置引脚包括gpio引脚以及enable引脚。需要说明的是，本实施方式中，gpio(general-purposeinput/output，通用输入输出)引脚，是能够自定义功能的引脚，因此能够相对灵活的设置在raid控制芯片根据gpio引脚的电平状态或gpio引脚之间的电平状态组合所对应配置的raid模式。另外，enable(使能)引脚，是raid控制芯片的一个输入引脚，只有当enable引脚激活，raid控制芯片才能工作，进而gpio引脚的电平状态才能够作用于raid控制芯片，并对raid控制芯片的raid模式配置产生影响。本实施方式进一步确保了raid控制芯片执行raid配置时的可控性，以及调用raid控制芯片进行raid配置的灵活性。更进一步的，raid控制芯片的enable引脚基于mos管与电平控制芯片连接；raid控制芯片的gpio引脚基于电阻器与电平控制芯片连接。本实施方式中，mos管，指的是mosfet金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)，能够在其连接双端的电压一致时导通。通过在enable引脚与电平控制芯片之间连接mos管的方式，能够确保当电平控制芯片与enable引脚，即raid控制芯片之间的电压一致时，mos管才能够导通，进而控制raid控制芯片根据gpio引脚的电平状态执行相应的raid配置，能够进一步确保通过电平控制芯片控制raid控制芯片的可靠性。另外，本实施方式中，raid控制芯片的gpio引脚与电平控制芯片基于电阻器连接，目的是相对确保raid控制芯片与电平控制芯片之间电流的可控性，避免出现因电流过大而导致gpio引脚损坏的情况，进一步确保了通过电平控制芯片控制raid控制芯片的可靠性。在上述一系列实施方式基础上，更进一步的，raid控制芯片的型号包括asm1061r。由于型号为asm1061r的raid控制芯片具有相对可靠的raid配置性能，因此能够相对确保raid配置设备的执行raid配置时的可靠性。请参见图2所示，本申请实施例公开了一种raid配置方法，应用于本申请中raid配置设备的电平控制芯片，包括：步骤s10：接收raid配置请求。需要说明的是，本步骤中电平控制芯片可以具体接收用户通过前端界面途径或者ipmi(intelligentplatformmanagementinterface，智能平台管理接口)命令途径设置的raid配置请求。步骤s11：根据raid配置请求获取相应的电平控制策略。在获取到raid配置请求后，本步骤进一步根据raid配置请求匹配相应的电平控制策略，即对raid控制芯片的配置引脚通入电平信号的策略。步骤s12：根据电平控制策略向raid控制芯片的配置引脚发送电平信号，以控制raid控制芯片根据电平信号进行raid配置。由于本方法是通过电平控制芯片输出电平信号的方式对raid控制芯片进行raid配置，因此无需技术人员在进行raid配置时打开机箱上盖并手动修改跳帽，相对确保了对于raid的配置效率，并且相对降低了因人为不确定性而出现配置错误的风险。此外，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的raid配置方法的步骤。由于本计算机可读存储介质是通过电平控制芯片输出电平信号的方式对raid控制芯片进行raid配置，因此无需技术人员在进行raid配置时打开机箱上盖并手动修改跳帽，相对确保了对于raid的配置效率，并且相对降低了因人为不确定性而出现配置错误的风险。为了加深对于本申请技术方案的理解，本申请还提供一种具体应用场景下raid配置设备的场景实施例。图3为本申请场景实施例中提供的一种具体应用场景下raid配置设备的结构示意图。请参见图3所示，应用场景中raid配置设备的raid控制芯片为asm1061r芯片，asm1061r芯片配置引脚包括gpio0引脚、gpio1引脚以及enable引脚，电平控制芯片为bmc芯片。在本实施例中，asm1061r芯片中配置引脚的电平状态与asm1061r芯片执行配置的raid模式之间的对应关系如表1。其中gpio0与gpio1的电平状态中，0代表低电平状态，1代表高电平状态。gpio1gpio0mode00ahci01raid010raid111span表1raid配置设备实现各raid模式配置的具体方式如下：1)asm1061r通过pcie2.0x1信号接到ft2000+cpu，然后转出2个端口的sata0和sata1接口，对外接2个sata硬盘，外接spiflash存储器提供asm1061r的启动配置文件；2)将asm1061r的gpio0引脚、gpio1引脚接到bmc的gpioa0和gpioa1，enable引脚信号通过mos管接到bmc的gpioa2上；3)bmc的gpioa0对应asm1061r的gpio0引脚，bmc的gpioa1对应asm1061r的gpio1引脚，bmc的gpioa2对应asm1061r的enable引脚信号；4)asm1061r的gpio0引脚、gpio1引脚接下拉电阻r0和r1到gnd，即默认置0；enable引脚信号接上拉电阻到3.3v，即默认置1，因asm1061r和bmc电平类型不一致，所以此信号需过mos管隔离后接上拉电阻到3.3v_stby；6)开机后进入bmcweb界面或者使用ipmi命令，选择raid0模式，bmc即控制gpioa0置高，然后控制gpioa2拉一个5ms的低电平，从而实现软raid0方式的切换；7)开机后进入bmcweb界面或者使用ipmi命令，选择raid1模式，bmc即控制gpioa1置高，然后控制gpioa2拉一个5ms的低电平，从而实现软raid1方式的切换；8)开机后进入bmcweb界面或者使用ipmi命令，选择span模式，bmc即控制gpioa0和gpioa1置高，然后控制gpioa2拉一个5ms的低电平，从而实现软span方式的切换。以上对本申请所提供的一种raid配置设备、方法及存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。当前第1页12