一种通信设备的复位方法、电路、电子设备及存储介质与流程

1.本技术涉及通信领域，具体涉及一种通信设备的复位方法、电路、电子设备及存储介质。


背景技术：

2.通信设备中经常会用到很多芯片，而芯片在设备上电过程中都需要进行复位，因此会有一个整机设备的上电复位，设备上电复位完成之后，才能进行正常的软件初始化，而在软件初始化结束之后，设备的各项功能和性能才能正常起作用。在上述过程中需要用到中央处理器，中央处理器(centra引脚l processing unit，简称cpu)是现代通信设备中必不可少的一个主要芯片，该芯片的健壮性直接关系到通信设备整机的健壮性，因此在通信设备上对中央处理器是否正常运行进行监控，当监控到中央处理器无法正常工作时，通信设备会自动进行整机重启，尝试使中央处理器恢复正常工作。
3.现有常见的监控cpu是否正常有四种方式，第一种：外加fpga引脚或cpld逻辑芯片，配合与门芯片以及上电复位芯片实现，第二种：外围加喂狗时间控制芯片和复位芯片实现，外围只有复位芯片，没有fpga引脚/cpld，也没有“喂狗时间控制芯片”，第四种：cpu和复位芯片之间增加一个带oe使能的驱动芯片，驱动芯片oe低电平使能，当第一种方法使用在国产芯片上时，国产化芯片价格高昂，导致设备成本过高，不利于国产产品生产销售，第二种方法能很好的监控cpu的运行状态，但是国内目前还没有国产化的“喂狗时间控制芯片”可以替换，对于有国产化要求的通信设备来说，该设计方式虽然整体成本上比第一种方法低，但是会引入新的进口芯片，产生新的费用，第三种方法最简单，成本很低也不会引入无法替代的进口芯片，但是无法监控cpu的运行状态是否正常，因此通信设备的健壮性监控比第一种和第二种方法差，牺牲了检测功能来满足国产化需求，第四种方法可以实现对cpu运行状态的监控，通过复位cpu实现cpu的自我恢复，但会产生y引脚＝a引脚＝0，mr＝0，复位芯片输出复位信号，对cpu进行复位，从而出现设备一直处于复位的死循环，因此，急需一款国产化的通信设备，来解决上述出现的问题。


技术实现要素：

4.针对现有技术中的上述技术问题，本技术实施例提出了一种通信设备的复位方法、电路、电子设备及计算机可读存储介质，以解决国产化的芯片设备能够监控芯片是否正常、既能替代进口芯片，又不会增加设计成本，达到和进口芯片一样的功能的技术问题。
5.本技术实施例的第一方面提供了一种通信设备的复位方法，包括：
6.通过输出一上电复位信号使处理器完成复位并输出电平信号；
7.接收到所述电平信号并将其单向输出为连续跳变的脉冲；
8.判断接收到是否为所述连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位。
9.在一些实施例中，所述通过输出一上电复位信号使处理器完成复位并输出电平信
号方法还包括：
10.当输出所述电平信号为高电平信号时，所述处理器不会输出连续跳变的脉冲；
11.当输出所述电平信号为低电平信号时，所述处理器会输出连续跳变的脉冲。
12.在一些实施例中，所述接收到所述电平信号并将其单向输出为连续跳变的脉冲包括：
13.根据接收到所述电平信号的高低来选择是否输出所述电平信号。
14.在一些实施例中，所述根据接收到所述电平信号的高低来选择是否输出所述电平信号还包括：
15.当接收为高电平信号时，则将会单向输出连续跳变的脉冲；
16.当接收为低电平信号时，连续跳变的脉冲不会被输出并关闭输出通道且会通过上一步骤中的处理器将连续跳变的脉冲输出。
17.在一些实施例中，根据接收到所述电平信号的高低来选择是否输出所述电平信号：
18.当接收为高电平信号时，处理器不会输出连续跳变的脉冲，且当接收到所述高电平信号超过预设电平信号存留时间时，将关闭输出通道使连续跳变的脉冲不会输出。
19.在一些实施例中，接收到输出的所述电平信号判断其是否为连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位还包括：
20.当接收的第一端判断出为续跳变的脉冲时，在第二端输出为高电平信号，判断输出后的所述高电平信号有效，再通过第三端接收到有效的高电平信号，以使第四端的复位信号也为高电平信号，则复位信号不会发出到所述处理器上。
21.在一些实施例中，接收到输出的所述电平信号判断其是否为连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位还包括：
22.当接收的所述第一端判断出不是续跳变的脉冲时，或所述第一端接收不到续跳变的脉冲时，在所述第二端输出低电平信号，所述第三端接收不到电平信号，以使所述第四端的复位信号打开并将复位信号发送到所述处理器上进行复位。
23.本技术实施例的第二方面提供了一种通信设备的复位的电路，包括：
24.驱动电路，用于将输入的弱电信号放大成足够强和用于外部设备的强电信号；
25.复位电路，与所述驱动电路连接，用于对芯片进行复位；
26.芯片电路，与所述复位电路连接，用于控制通信设备正常运行；
27.脉冲电路，与所述复位电路连接，用于产生连续跳变脉冲；
28.单与门电路，所述单与门电路一端分别与所述芯片电路和脉冲电路，复位电路连接，所述单与门电路另一端与所述复位电路连接，用于输出所述芯片电路或所述脉冲电路的电平至所述复位电路上；
29.沟道mos管电路，连接在所述驱动电路和所述复位电路之间，用于接收所述复位电路的信号并将信号传递给所述驱动电路，以使所述复位电路能够正常给所述处理器进行复位。
30.本技术实施例的第三方面提供了一种电子设备，包括：
31.存储器以及一个或多个处理器；
32.其中，所述存储器与所述一个或多个处理器通信连接，所述存储器中存储有可被
所述一个或多个处理器执行的指令，所述指令被所述一个或多个处理器执行时，所述电子设备用于实现如前述各实施例所述的方法。
33.本技术实施例的第四方面提供了一种计算机可读存储介质，其上存储有计算机可执行指令，当所述计算机可执行指令被计算装置执行时，可用来实现如前述各实施例所述的方法。
34.本技术实施例，通过判断接收到是否为所述连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位，从而实现了国产化的芯片设备能够监控芯片是否正常并对其相应的做出是否复位，而且此复位或监控的方法成本较低，功能也比较全面，能够替代现有进口的芯片。
附图说明
35.通过参考附图会更加清楚的理解本技术的特征和优点，附图是示意性的而不应理解为对本技术进行任何限制，在附图中：
36.图1是根据本技术的一些实施例所示的一种通信设备的复位方法的流程示意图；
37.图2是根据本技术的一些实施例所示的一种通信设备的复位电路。
具体实施方式
38.在下面的详细描述中，通过示例阐述了本技术的许多具体细节，以便提供对相关披露的透彻理解。然而，对于本领域的普通技术人员来讲，本技术显而易见的可以在没有这些细节的情况下实施。应当理解的是，本技术中使用“系统”、“装置”、“单元”和/或“模块”术语，是用于区分在顺序排列中不同级别的不同部件、元件、部分或组件的一种方法。然而，如果其他表达式可以实现相同的目的，这些术语可以被其他表达式替换。
39.应当理解的是，当设备、单元或模块被称为“在
……
上”、“连接到”或“耦合到”另一设备、单元或模块时，其可以直接在另一设备、单元或模块上，连接或耦合到或与其他设备、单元或模块通信，或者可以存在中间设备、单元或模块，除非上下文明确提示例外情形。例如，本技术所使用的术语“和/或”包括一个或多个相关所列条目的任何一个和所有组合。
40.本技术所用术语仅为了描述特定实施例，而非限制本技术范围。如本技术说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的特征、整体、步骤、操作、元素和/或组件，而该类表述并不构成一个排它性的罗列，其他特征、整体、步骤、操作、元素和/或组件也可以包含在内。
41.参看下面的说明以及附图，本技术的这些或其他特征和特点、操作方法、结构的相关元素的功能、部分的结合以及制造的经济性可以被更好地理解，其中说明和附图形成了说明书的一部分。然而，可以清楚地理解，附图仅用作说明和描述的目的，并不意在限定本技术的保护范围。可以理解的是，附图并非按比例绘制。
42.本技术中使用了多种结构图用来说明根据本技术的实施例的各种变形。应当理解的是，前面或下面的结构并不是用来限定本技术。本技术的保护范围以权利要求为准。
43.如图1所示，本技术提供了一种通信设备的复位方法，包括以下步骤：
44.步骤10通过输出一上电复位信号使处理器完成复位并输出电平信号；
45.步骤20接收到所述电平信号并将其单向输出为连续跳变的脉冲；
46.步骤30判断接收到是否为所述连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位。
47.通过步骤10将处理器完成复位并输出电平信号给到步骤20，步骤20再将其单向输出到步骤30，步骤30判断其输出是否为连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位，从而实现了实现处理器运行状态的监控，在处理器异常或者程序运行出现问题情况下，通过复位处理器实现自我恢复，规避处理器在初始化阶段，处理器一直复位的死循环，而且通过较低价格买到常用国产芯片，解决了无法替代国外芯片的问题。
48.在一种实施例中，所述通过输出一上电复位信号使处理器完成复位并输出电平信号方法还包括：当输出所述电平信号为高电平信号时，所述处理器不会输出连续跳变的脉冲；当输出所述电平信号为低电平信号时，所述处理器会输出连续跳变的脉冲。
49.需要说明的是，处理器是具有两个输出位，分别为第一输出位和第二输出位，当处理器的第一输出位能够输出高电平信号时，处理器第二输出位就不会向外部输出连续跳变的脉冲，而是将输出高电平信号输出到脉冲器上，进而通过脉冲器输出，当处理器的第一输出位能够输出低电平信号时，处理器第二输出位就会向外部输出连续跳变的脉冲，其中，当处理器复位完成，处理器的两端的外部有上拉，因此，处理器一上电时，处理器的两端为高电平信号，而高电平信号会优先选择给第一输出位输出，第二输出位就会关闭，当处理器内部为低电平信号，低电平信号还是会通过第一输出位输，当然此时，处理器的第二输出位就会输出连续的连续跳变的脉冲。
50.在一种实施例中，所述接收到所述电平信号并将其单向输出为连续跳变的脉冲包括：
51.根据接收到所述电平信号的高低来选择是否输出所述电平信号。事实上，当不管接收到电平信号是高电平信号或是低电平信号，最终都会输出连续跳变的脉冲，只要能够输出连续跳变的脉冲，证明处理器运行正常，不需要进行给处理器进行复位，当然，还有一种情况就是，处理器以及脉冲器最终无法输出连续跳变的脉冲时，证明处理器运行异常或程序运行异常，这时，会启动复位计划，将处理器重新复位，处理器复位完成后，处理器或脉冲器再度进行输出连续跳变的脉冲，则不再进行复位，实现了处理器运行状态的自我监控，在处理器异常或者程序运行出现问题情况下，通过复位处理器实现自我恢复，这样的好处在于能够保证处理器完成复位后，避免了处理器在初始化到第二输出位能输出连续跳变的脉冲前，处理器一直复位的死循环的情况发生。
52.在一种实施例中，所述根据接收到所述电平信号的高低来选择是否输出所述电平信号还包括：当接收为高电平信号时，则将会单向输出连续跳变的脉冲；当接收为低电平信号时，连续跳变的脉冲不会被输出并关闭输出通道且会通过上一步骤中的处理器将连续跳变的脉冲输出。
53.需要说明的是，当接收为高电平信号时，脉冲器会检测到信号为高电平信号，就可以打开在脉冲器上的输出通道，则从脉冲器输出为连续跳变的脉冲，当接收为低电平信号时，处理器上的第二输出位打开，就可以打开输出连续跳变的脉冲，此时，脉冲器会检测到信号为低电平信号，则脉冲器会会关闭输出通道，不会从脉冲器输出连续跳变的脉冲。
54.在一种实施例中，根据接收到所述电平信号的高低来选择是否输出所述电平信
号：当接收为高电平信号时，处理器不会输出连续跳变的脉冲，且当接收到所述高电平信号超过预设电平信号存留时间时，将关闭输出通道使连续跳变的脉冲不会输出。
55.需要理解的是，出现上述情况，说明处理器出现异常或者程序运行异常，这时处理器不会输出连续跳变的脉冲，处理器的第一输出位由于外部有上拉信号，因此处理器一直输出一个高电平给脉冲器，但是脉冲器内部有一个计时功能，如果判断出信号一直为高高电平信号，并且超过脉冲器内部设定的时长，则脉冲器输出通道不输出连续跳变的脉冲，即其输出通道会关闭，而导致连续跳变的脉冲无法输出到下一芯片中，此时需要进行对处理器重新复位。
56.在一种实施例中，接收到输出的所述电平信号判断其是否为连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位还包括：当接收的第一端判断出为续跳变的脉冲时，在第二端输出为高电平信号，判断输出后的所述高电平信号有效，再通过第三端接收到有效的高电平信号，以使第四端的复位信号也为高电平信号，则复位信号不会发出到所述处理器上。事实上，当第一端能够判断出为续跳变的脉冲时，证明此时的处理器运行正常，并且通过第二端输出为高电平信号，将高电平信号输出到mos管上，mos管的一电极为高电平，mos管导通，并将高电平信号再输出至驱动器上，由于mos管导通接gnd，驱动器判断出高电平信号为有效的高电平，驱动器不导通，而此时外部有一个上拉电压，因此第三端为高电平，第四端也为高电平，第四端就不会发出复位信号，处理器也就不会复位。
57.在一种实施例中，接收到输出的所述电平信号判断其是否为连续跳变的脉冲，并根据判断的结果来对所述处理器是否进行复位还包括：当接收的所述第一端判断出不是续跳变的脉冲时，或所述第一端接收不到续跳变的脉冲时，在所述第二端输出低电平信号，所述第三端接收不到电平信号，以使所述第四端的复位信号打开并将复位信号发送到所述处理器上进行复位。实际上，当接收的所述第一端判断出不是续跳变的脉冲时，在所述第二端输出低电平信号，mos管会接收到低电平，此时mos管由于一电级为低电平不导通，驱动器会导通，会使第三端接收不到电平信号，以使所述第四端的复位信号打开并将复位信号发送到所述处理器上进行复位，最终让处理器完成复位。
58.如图2所示，还提供一种通信设备的复位的电路，包括：
59.驱动电路，用于将输入的弱电信号放大成足够强和用于外部设备的强电信号；
60.复位电路，与所述驱动电路连接，用于对芯片进行复位；
61.芯片电路，与所述复位电路连接，用于控制通信设备正常运行；
62.脉冲电路，与所述复位电路连接，用于产生连续跳变脉冲；
63.单与门电路，所述单与门电路一端分别与所述芯片电路和脉冲电路，复位电路连接，所述单与门电路另一端与所述复位电路连接，用于输出所述芯片电路或所述脉冲电路的电平至所述复位电路上；
64.沟道mos管电路，连接在所述驱动电路和所述复位电路之间，用于接收所述复位电路的信号并将信号传递给所述驱动电路，以使所述复位电路能够正常给所述处理器进行复位。
65.通过上述多个电路直接的配合进而使得国产化的芯片设备能够监控芯片是否正常并对其相应的做出是否复位，而且此复位或监控的方法成本较低，功能也比较全面，能够替代现有进口的芯片。
66.需要说明的是，驱动电路为u6，而驱动电路具有oe、a引脚和y引脚，oe端是带使能信号，oe(输出使能端)信号低电平有效，高电平无效，当oe为低电平时，y引脚＝a引脚，当oe高电平无效时，y引脚由于外部有上拉信号，因此y引脚＝1，即y引脚外部与一个上拉电压连接；
67.复位电路为u3，具有四个引脚，四个引脚分别为上述方法中提到的第一输出位wdi、第二输出位wdo、第三输出位mr和第四输出位reset；
68.芯片电路为u5，具有三个引脚，分别是上述方法中提及到的第一端gpio和第二端gpio1以及没有提及到的复位端reset，其中，第一端gpio和第二端gpio1的区别在于，第二端gpio1可以直接输出连续跳变的脉冲，第一端gpio输出的电平需要进过脉冲电路来判断是否要为高电平才能输出。
69.脉冲电路为u4，具有两个引脚，分别为输入的oe引脚和输出的out引脚，且oe引脚还与外部上拉电压连接；
70.单与门电路为u2，具有a引脚、b引脚以及y引脚，a引脚和b引脚是用来接收连续跳变的脉冲的，y引脚端是用来单向输出连续跳变的脉冲；
71.沟道mos管电路为u1，相当于开关，并且具有，g极、s极和d极，当gs电压为某一个正值时，mos管导通，此时d极的状态等于s极的状态；
72.经过上述各个电路构成可知，处理器电路u5上的gpio与脉冲电路u4上的oe连接，处理器电路u5上的gpio1与单与门电路u2上的a引脚连接，脉冲电路u4上的out与b引脚连接，单与门电路u2上的y引脚与复位电路u3上的第一输出位wdi连接，复位电路u3上的第四输出位reset与芯片电路u5上的复位端reset连接，复位电路u3的第二输出位wdo与沟道mos管电路u1连接，沟道mos管电路u1上的g极和d极分别与驱动电路u6上的a引脚和oe连接，驱动电路u6上的y引脚是与复位电路u3上的第三输出位mr连接。
73.需要说明的是，当设备上电时，复位电路u3输出一个上电复位信号给处理器电路，处理器电路正常复位；复位完成后，由于处理器电路的第一端gpio和第一端gpio1外部有上拉电压，因此处理器电路一上电时，第一端gpio、第一端gpio1为高电平。
74.由于gpio输入信号为高电平，脉冲电路u4设备一上电时检测到该信号为高电平，out管脚输出连续跳变的脉冲；此时单与门电路u2输出y引脚＝b引脚，复位电路u3的第一输出位wdi有连续跳变脉冲，而第二输出位wdo＝1，即wdo输出为高电平，沟道mos管电路u1的mos管的g极为高电平，mos管导通，驱动电路u6的oe管脚由于mos管导通接gnd，此时驱动电路u6_oe＝0，由于该高电平信号为高电平有效，因此驱动电路u6不导通，y引脚≠a引脚,由于驱动电路u6上的y引脚外部上拉到vcc3.3v，因此复位电路u3的第三输出位mr管脚为高电平，复位电路u3的第四输出位reset管脚为高电平，不输出复位信号，处理器电路不会复位。
75.当处理器电路初始化到第二端gpio1能正常输出连续跳变的脉冲时，处理器电路通过第一端gpio管脚给脉冲电路输出一个低电平，当脉冲电路收到该低电平时，此时处理器电路能输出连续跳变的脉冲，将out输出的连续跳变的脉冲关闭，由于out管家外部有上拉电压信号，因此单与门电路u2输出y引脚＝a引脚，复位电路u3的第一输出位wdi引脚接收到连续跳变的脉冲，因此第二输出位wdo＝1，，即wdo输出为高电平，沟道mos管电路u1的mos管的g极为高电平，mos管导通，驱动电路u6的oe管脚由于mos管导通接gnd，此时驱动电路u6_oe＝0，由于该高电平信号为高电平有效，因此驱动电路u6不导通，y引脚≠a引脚,由于
驱动电路u6上的y引脚外部上拉到vcc3.3v，因此复位电路u3的第三输出位mr管脚为高电平，复位电路u3的第四输出位reset管脚为高电平，此时复位电路不会输出复位信号复位处理器电路，处理器电路不会复位。
76.当处理器电路芯片出现异常或者程序运行异常时，处理器电路芯片上的第二端gpio1无法输出连续跳变的秒冲，处理器电路上的gpio由于外部有上拉电压信号，因此也一直输出一个高电平给脉冲电路，但是脉电路片内部有一个计时功能，如果oe信号一直为高，并且超过芯片内部设定的时长，则out管脚不输出连续跳变的脉冲，此时，单与门电路a引脚＝1，b引脚＝1，y引脚＝1，复位电路的第一输出位wdi引脚没有接收到连续跳变的脉冲，使得第二输出位wdo＝0，此时mos管由于g级为低电平不导通，驱动电路上的oe＝1导通，y引脚＝a引脚＝0，mr＝0，复位电路的第四输出位reset引脚输出复位信号给处理器电路，处理器电路上的复位端reset#接收到复位信号，并成功将处理器复位。
77.本技术实施例还提供了一种电子设备，包括：
78.存储器以及一个或多个处理器；
79.其中，所述存储器与所述一个或多个处理器通信连接，所述存储器中存储有可被所述一个或多个处理器执行的指令，所述指令被所述一个或多个处理器执行时，所述电子设备用于实现如前述各实施例所述的方法。
80.本技术实施例还提供了一种计算机可读存储介质，其上存储有计算机可执行指令，当所述计算机可执行指令被计算装置执行时，可用来实现如前述各实施例所述的方法。
81.应当理解的是，本技术的上述具体实施方式仅仅用于示例性说明或解释本技术的原理，而不构成对本技术的限制。因此，在不偏离本技术的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。此外，本技术所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。