PCIE接口、主板以及PCIE扩展模块的制作方法

pcie接口、主板以及pcie扩展模块
技术领域
1.本实用新型涉及计算机通信技术领域，尤其涉及一种pcie接口、主板以及pcie扩展模块。


背景技术：

2.pcie信号的是一种高速串行计算机扩展总线标准。后端可以接各种pcie的设备，可以做成pcie插槽，pcie device等。现有主板因为资源紧张，常常满足不了各式各样的客户需求，因此模块卡应运而生，主机上留出pcie的信号接口，然后根据需求做成模块卡去搭配主机，满足客户不同的需求。在现有技术中，通常是依据需求将设计一种固定的模块卡，用来传输一种固定的pcie信号，难以实现多种pcie信号的灵活使用和切换。


技术实现要素：

3.本实用新型提供的pcie接口、主板以及pcie扩展模块，能够采用选择端子和控制插头输出预定电平，使南桥芯片依据预定电平分辨对数据传输端子进行配置，实现多种pcie信号的灵活使用和切换。
4.第一方面，本实用新型提供一种pcie接口，包括：按照预定顺序排列的多个插座端子，其中，
5.多个插座端子包括至少一个选择端子，选择端子具有上拉电阻，以使选择端子向南桥芯片输出预定电平，南桥芯片依据预定电平对pcie资源管脚进行配置；
6.多个插座端子还包括若干数据传输端子，数据传输端子用于向南桥芯片的pcie资源管脚输出数据信号。
7.可选地，选择端子与南桥芯片的gpio接口电连接。
8.第二方面，本实用新型提供一种主板，包括：
9.如前述任意一项的pcie接口；
10.南桥芯片，南桥芯片至少具有pcie资源管脚和gpio管脚，gpio管脚与选择端子电连接，pcie资源管脚与若干数据传输端子电连接。
11.可选地，南桥芯片还包括逻辑控制电路和配置寄存器；其中，
12.配置寄存器的至少部分存储位与选择端子的一一对应，逻辑控制电路用于将gpio管脚获得的选择端子的电平写入对应的存储位。
13.可选地，主板还具有承载结构，pcie接口通过第一连接结构连接在承载结构上，第一连接结构接地设置。
14.第三方面，本实用新型还提供一种pcie扩展模块，用于与前述任意一项pcie接口适配，对pcie接口进行扩展；pcie扩展模块包括多个连接插头，其中，多个连接插头包括至少一个控制插头，至少一个控制插头与至少一个选择端子的位置一一对应的设置；控制插头悬空设置或者具有下拉电阻。
15.可选地，至少一个控制插头具有下拉电阻。
16.可选地，至少一个控制插头悬空设置。
17.可选地，当至少一个控制插头的数量为两个时，两个控制插头依预定顺序排列，预定顺序中的第一位置对应的控制插头悬空设置，预定顺序中的第二位置对应的控制插头具有下拉电阻。
18.可选地，当至少一个控制插头的数量为两个时，两个控制插头依预定顺序排列，预定顺序中的第一位置对应的控制插头具有下拉电阻，预定顺序中的第二位置对应的控制插头悬空设置。
19.在本实用新型提供的技术方案中，在多个插座端子中设置了选择端子，并且，将选择端子设置上拉电阻，在选择端子未接收到信号时，默认输出高电平，在接收到信号时，输出接收到的信号。对于多个连接插头中，设置了控制插头，并且，控制插头悬空设置或者具有下拉电阻。当控制插头均悬空设置时，由于选择端子具有上拉电阻，选择端子会输出高电平，当任何一个控制插头具有下拉电阻时，对应的选择端子会输出低电平。通过选择端子和控制插头的配合，能够输出两种以上的电平信号，从而，使得南桥芯片能够获悉当前插入的pcie模块需要使用哪种信号。
附图说明
20.图1为本实用新型一实施例pcie接口的引脚示意图；
21.图2为本实用新型另一实施例pcie接口的引脚示意图；
22.图3为本实用新型另一实施例主板的示意图；
23.图4为本实用新型另一实施例pcie扩展模块的引脚示意图；
24.图5为本实用新型另一实施例pcie扩展模块的引脚示意图；
25.图6为本实用新型另一实施例pcie扩展模块的引脚示意图；
26.图7为本实用新型另一实施例pcie扩展模块的引脚示意图；
27.图8为本实用新型另一实施例pcie接口的资源配置流程示意图。
具体实施方式
28.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
29.本实用新型实施例提供一种pcie接口，如图1-2所示，包括：按照预定顺序排列的多个插座端子，其中，
30.多个插座端子包括至少一个选择端子，选择端子具有上拉电阻，以使选择端子向南桥芯片输出预定电平，南桥芯片依据预定电平对pcie资源管脚进行配置；
31.多个插座端子还包括若干数据传输端子，数据传输端子用于向南桥芯片的pcie资源管脚输出数据信号。
32.在图1中，仅将端子14设置为选择端子，选择端子具有高电平和低电平两种输出可能，因此，可以用于区分两种不同的信号，例如，可以用于区分pcie x4和4*pcie x1的信号
模块。图2中，将端子14和16设置为选择端子，每个选择端子具有高电平和低电平两种输出可能，组合之后即可用于区分四种不同的信号模块。例如，可以用于区分pcie x4信号模块、4*pcie x1信号模块、pcie x2+2*pcie x1信号模块以及2*pcie x2的pcie信号模块这四种情况。对于本实施方式来说，选择端子为pcie对应协议中定义的备用引脚，将对应的备用引脚定义为选择引脚之后，不影响其他的信号传输，也不影响整个pcie接口的物理结构。在本实施方式中，上拉电阻一端电连接至对应供电电压源，另一端电连接至对应的选择端子。
33.在本实施例提供的技术方案中，在多个插座端子中设置了选择端子，并且，将选择端子设置上拉电阻，在选择端子未接收到信号时，默认输出高电平，在接收到信号时，输出接收到的信号。对于多个连接插头中，设置了控制插头，并且，控制插头悬空设置或者具有下拉电阻。当控制插头均悬空设置时，由于选择端子具有上拉电阻，选择端子会输出高电平，当任何一个控制插头具有下拉电阻时，对应的选择端子会输出低电平。通过选择端子和控制插头的配合，能够输出两种以上的电平信号，从而，使得南桥芯片能够获悉当前插入的pcie模块需要使用哪种信号。
34.作为一种可选的实施方式，选择端子与南桥芯片的gpio接口电连接。对于南桥芯片来说，gpio为通用输入输出接口，采用gpio接口接收选择端子的高低电平信号，无需占用其他的资源，并且，在硬件设计过程中，无需复杂的设计，仅需要考虑上拉电阻和下拉电阻提供的电压值即可。
35.本实用新型实施例还提供一种主板，如图3所示，包括：
36.如前述任意一项的pcie接口；
37.南桥芯片，南桥芯片至少具有pcie资源管脚和gpio管脚，gpio管脚与选择端子电连接，pcie资源管脚与若干数据传输端子电连接。
38.在图3中，示出了pcie接口与南桥芯片之间的逻辑关系，在pcie x4模块或者4*pcie x1模块接入到pcie接口时，南桥芯片通过gpio管脚接收选择端子的电平信号，并依据对应的电平信号，对pcie接口进行资源的配置。
39.作为一种可选的实施方式，南桥芯片还包括逻辑控制电路和配置寄存器；其中，
40.配置寄存器的至少部分存储位与选择端子的一一对应，逻辑控制电路用于将gpio管脚获得的选择端子的电平写入对应的存储位。对于配置寄存器的存储位来说，当gpio管脚为高电平时，存储为1，当gpio的管脚为低电平时，存储为0。南桥芯片依据配置寄存器配置pcie资源的过程可以依据现有技术进行配置。
41.作为一种可选的实施方式，主板还具有承载结构，pcie接口通过第一连接结构连接在承载结构上，第一连接结构接地设置。在图1中，npth1和npth2为第一连接结构，如图1-2可知，由于第一连接结构会将pcie接口与主板的承载结构进行连接，为了避免相互之间的干扰，本实施方式中将第一连接结构接地。
42.本实用新型实施例还提供一种pcie扩展模块，如图4-7所示，用于与前述任意一项pcie接口适配，对pcie接口进行扩展；pcie扩展模块包括多个连接插头，其中，多个连接插头包括至少一个控制插头，至少一个控制插头与至少一个选择端子的位置一一对应的设置；控制插头悬空设置或者具有下拉电阻。
43.对于本实施方式来说，控制插头的数量和位置均与选择端子一一对应。控制插头的悬空设置或者具有下拉电阻的设置，将直接影响选择端子向南桥芯片输出的电平信号。
当控制插头悬空设置时，选择端子将会依据上拉电阻的影响输出默认的高电平，当控制插头具有下拉电阻时，选择端子将会依据控制插头输出的低电平信号输出低电平信号。
44.作为一种可选的实施方式，至少一个控制插头具有下拉电阻。在本实施方式中，至少一个控制插头均具有下拉电阻，即，所有的选择端子都会向外输出低电平信号，对应的，南桥芯片也将收到全部为低电平的信号。对于只有一个选择端子和一个控制插头的情况来说，南桥芯片将会收到一个低电平信号，对于具有两个选择端子和两个控制插头的情况来说，南桥芯片将会收到两个低电平信号。图4示例性的展示了一种具有一个控制插头的pcie扩展模块，在该pcie扩展模块中，控制插头通过电阻接地，形成下拉电阻。
45.作为一种可选的实施方式，至少一个控制插头悬空设置。在本实施方式中，至少一个控制插头均悬空设置，即，所有选择端子都会向外输出默认的高电平信号。对于只有一个选择端子和一个控制插头的情况来说，南桥芯片将会收到一个高电平信号，对于具有两个选择端子和两个控制插头的情况来说，南桥芯片将会收到两个高电平信号。图5示例性的展示了一种具有一个控制插头的pcie扩展模块的引脚，在该pcie扩展模块中，控制插头悬空设置。
46.作为一种可选的实施方式，当至少一个控制插头的数量为两个时，两个控制插头依预定顺序排列，预定顺序中的第一位置对应的控制插头悬空设置，预定顺序中的第二位置对应的控制插头具有下拉电阻。在本实施方式中，pcie接口至少具有两个选择端子，pcie扩展模块至少具有两个控制插头。对于悬空设置的控制插头，插入到对应的选择端子之后，选择端子将会向外输出一个高电平信号。对于具有下拉电阻的控制插头，插入到对应的选择端子之后，选择端子将会向外输出一个高电平信号。图6示例性的展示了一种具有两个控制插头的pcie扩展模块的引脚，在该pcie扩展模块中，引脚14对应的控制插头通过电阻接地形成下拉电阻，引脚16对应的控制插头悬空设置。
47.作为一种可选的实施方式，当至少一个控制插头的数量为两个时，两个控制插头依预定顺序排列，预定顺序中的第一位置对应的控制插头具有下拉电阻，预定顺序中的第二位置对应的控制插头悬空设置。在本实施方式中，pcie接口至少具有两个选择端子，pcie扩展模块至少具有两个控制插头。对于悬空设置的控制插头，插入到对应的选择端子之后，选择端子将会向外输出一个高电平信号。对于具有下拉电阻的控制插头，插入到对应的选择端子之后，选择端子将会向外输出一个高电平信号。与前一实施方式不同之处在于，本实施方式中的悬空设置的控制插头和具有下拉电阻的控制插头的顺序相反，因此，本实施方式将提供与前一实施方式不同的信号。图7示例性的展示了一种具有两个控制插头的pcie扩展模块的引脚，在该pcie扩展模块中，引脚16对应的控制插头通过电阻接地形成下拉电阻，引脚14对应的控制插头悬空设置。
48.依据前述的各实施方式可知，在本实用新型提供的技术方案中，能够通过pcie接口的选择端子与pcie扩展模块的控制插头的配合，产生不同的信号，不同的信号即表征着不同的pcie扩展模块类型。针对于不同的pcie扩展模块类型配置的资源，可以依据现有的方式进行配置。如图8所示，示例性的提供了一种资源配置过程，当pcie扩展模块接入到pcie接口时，pcie接口会输出对应的电平值，南桥芯片根据gpio接口的电平信号，更改寄存器的地址，配置成pcie x4信号或者4*pcie x1信号资源，去分配到接口上的模块。具体的：当南桥芯片通过检测pcie_sel的状态，来判断pcie x4接口接的是什么模块。当pcie_sel＝
1时，南桥芯片更改me的寄存器配置，将寄存器0x15d配置成11，即将pcie x4资源配置成pcie x4信号，从而输出pcie x4接口搭载pcie x4模块，可以正常使用；同理，当pcie_sel＝0时，南桥芯片更改me的寄存器配置，将寄存器0x15d配置成00，即将pcie x4资源配置成4*pcie x1信号，从而输出pcie x4接口搭载4*pcie x1模块，可以正常使用。
49.在本实用新型提供的技术方案中，通过pcie接口的选择端子和pcie扩展模块的控制引脚，实现了不同的信号向南桥芯片的发送，从而，能够使得南桥芯片识别不同的pcie扩展模块，进而配置对应的pcie资源。对于不同的pcie扩展模块的配置方式，可以依据现有技术进行配置，包括了me flash的重写等过程，具体来说，包括获取me在flash中的地址，获取me中的对应寄存器地址并计算偏移，以及调用protocol来擦写对应flash地址，完成对应的资源配置。详细过程不再赘述。
50.以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。