用于设置显示端口配置数据DPCD寄存器的系统和方法与流程

本发明涉及显示，尤其涉及一种用于设置显示端口配置数据dpcd寄存器的系统和方法。

背景技术：

1、随着经济科技的日益发展，显示面板类型层出不穷，以满足各种不同的应用追求。目前比较常见的是基于dp(display port，显示端口)和edp(embedded display port，嵌入式显示端口)输出的显示面板，这些显示面板除了具有较高的数据传输速率之外，还具有极少的通道与内嵌的时钟频率降低射频干扰。在调试这些显示面板的某些功能时，仅仅通过硬件电路设计，比如上拉至电压源，下拉至接地，但是这样并不能达到用户要求，此时可以通过设置显示面板上tcon(timing controller，时序控制器)里的dpcd(display portconfiguration data，显示端口配置数据)寄存器来达到用户要求，这样可以避免对显示面板进行硬件操作，以免损坏显示面板，仅仅通过快速简单有效的软件操作来实现对显示面板的调试。

2、在对显示面板调试过程中，时常需要对显示面板进行相关设置，而有些设置只能通过dpcd寄存器来实现，目前可以直接用来对dpcd寄存器进行设置的工具少之又少。因此，如何对dpcd寄存器进行设置是目前亟待解决的问题。

技术实现思路

1、本发明旨在从一定程度上解决相关技术中的技术问题。

2、为此，本发明的第一个目的在于提出一种用于设置显示端口配置数据dpcd寄存器的系统，该系统基于fpga平台通过辅助通道实现了对dpcd寄存器的设置。

3、本发明的第二个目的在于提出一种用于设置显示端口配置数据dpcd寄存器的方法。

4、为达到上述目的，本发明第一方面实施例提出了一种用于设置显示端口配置数据dpcd寄存器的系统，包括：上位机、现场可编程逻辑门阵列fpga和显示面板，其中，所述fpga的输入端口通过串行数据总线与所述上位机的串行接口连接，所述fpga的输出端口通过辅助通道与所述显示面板连接；其中，所述上位机用于通过所述串行数据总线发送串行数据；其中，所述串行数据是基于辅助通道协议的语句；所述fpga用于对接收到的所述串行数据进行处理，以得到对应的命令语句，并通过所述辅助通道发送所述命令语句；所述显示面板用于接收所述命令语句，并将所述命令语句传输至所述dpcd寄存器中，以实现对所述dpcd寄存器的设置。

5、根据本发明实施例的用于设置显示端口配置数据dpcd寄存器的系统，由上位机、现场可编程逻辑门阵列fpga和显示面板构成，其中，fpga的输入端口通过串行数据总线与上位机的串行接口连接，fpga的输出端口通过辅助通道与显示面板连接；其中，上位机用于通过串行数据总线发送串行数据，所述串行数据是基于辅助通道协议的语句；fpga用于对接收到的串行数据进行处理，以得到对应的命令语句，并通过辅助通道发送命令语句；显示面板用于接收命令语句，并将命令语句传输至dpcd寄存器中，以实现对dpcd寄存器的设置。由此，该系统基于fpga平台通过辅助通道实现了对dpcd寄存器的设置。

6、另外，本发明第一方面实施例提出的用于设置显示端口配置数据dpcd寄存器的系统还可以具有如下附加的技术特征：

7、根据本发明的一个实施例，所述fpga包括：

8、接收单元，所述接收单元用于接收所述上位机发送的所述串行数据，并将所述串行数据进行串并转换，以生成多组设定比特位的并行数据和所述并行数据的标志位；其中，所述标志位用于表征所述设定比特位的并行数据为有效数据；

9、编码单元，所述编码单元与所述接收单元连接，所述编码单元用于将所述有效数据进行编码；其中，所述编码是将所述有效数据转换为通过所述辅助通道传输的所述命令语句；

10、存储单元，所述存储单元与所述编码单元连接，所述存储单元用于存储所述命令语句，并将所述命令语句发送给所述显示面板。

11、根据本发明的一个实施例，所述fpga还包括：

12、锁相环单元，所述锁相环单元分别与所述接收单元、所述编码单元和所述存储单元连接，所述锁相环单元用于对外部时钟进行倍频分频处理，分别为所述接收单元提供接收时钟信号、为所述编码单元提供编码时钟信号，以及为所述存储单元提供写时钟信号和读时钟信号；

13、其中，所述接收单元具体用于基于所述接收时钟信号接收所述串行数据；

14、所述编码单元具体用于基于所述编码时钟信号将所述有效数据进行编码；

15、所述存储单元具体用于基于所述写时钟信号将所述命令语句进行存储，并基于所述读时钟信号将存储的所述命令语句读出。

16、根据本发明的一个实施例，所述命令语句包括：

17、预充电pre-charge、开始start、结束end、命令comm、地址addr、写字节长度len、写数据内容data和写操作停止stop。

18、根据本发明的一个实施例，所述接收单元具体用于基于所述接收时钟信号，以设定波特率接收所述串行数据；其中，所述设定波特率是与所述上位机发送所述串行数据的波特率相同。

19、根据本发明的一个实施例，所述存储单元具体用于在确定写入的所述结束end和所述写操作停止stop的命令语句数量等于第一设定数量时，开始读出所述命令语句，并在确定读出的所述命令语句数量等于写入的所述命令语句数量时，停止读操作。

20、根据本发明的一个实施例，所述fpga还包括：差分输出缓冲器obufds，其中，所述差分输出缓冲器obufds设置在所述存储单元与所述fpga的输出端口之间；其中，

21、所述差分输出缓冲器obufds用于将所述命令语句转换成差分信号后通过所述辅助通道发送给所述显示面板。

22、为达到上述目的，本发明第二方面实施例提出了一种基于第一方面实施例提出的用于设置显示端口配置数据dpcd寄存器的方法，所述用于设置显示端口配置数据dpcd寄存器的方法通过第一方面实施例提出的用于设置显示端口配置数据dpcd寄存器的系统实现，包括以下步骤：上位机通过串行数据总线发送串行数据；其中，所述串行数据是基于辅助通道协议的语句；fpga对接收到的所述串行数据进行处理，以得到对应的命令语句，并通过所述辅助通道发送所述命令语句；显示面板接收所述命令语句，并将所述命令语句传输至dpcd寄存器中，以实现对所述dpcd寄存器的设置。

23、根据本发明实施例的用于设置显示端口配置数据dpcd寄存器的方法，由上位机通过串行数据总线发送串行数据，所述串行数据是基于辅助通道协议的语句，由fpga对接收到的串行数据进行处理，以得到对应的命令语句，并通过辅助通道发送命令语句，显示面板在接收到命令语句之后，将命令语句传输至dpcd寄存器中，以实现对dpcd寄存器的设置。由此，该方法基于fpga平台通过辅助通道实现了对dpcd寄存器的设置。

24、另外，本发明第二方面实施例提出的用于设置显示端口配置数据dpcd寄存器的方法还可以具有如下附加的技术特征：

25、根据本发明的一个实施例，所述fpga对接收到的所述串行数据进行处理，以得到对应的命令语句时，包括：

26、接收所述上位机发送的所述串行数据，并将所述串行数据进行串并转换，以生成多组设定比特位的并行数据和所述并行数据的标志位；其中，所述标志位用于表征所述设定比特位的并行数据为有效数据；

27、将所述有效数据进行编码；其中，所述编码是将所述有效数据转换为通过所述辅助通道传输的所述命令语句；

28、存储所述命令语句，并将所述命令语句发送给所述显示面板。

29、根据本发明的一个实施例，所述接收所述上位机发送的所述串行数据，包括：

30、基于所述接收时钟信号，以设定波特率接收所述串行数据；其中，所述设定波特率是与所述上位机发送所述串行数据的波特率相同。

31、根据本发明的一个实施例，所述命令语句包括：

32、预充电pre-charge、开始start、结束end、命令comm、地址addr、写字节长度len、写数据内容data和写操作停止stop。

33、根据本发明的一个实施例，所述将所述命令语句发送给所述显示面板，包括：

34、在确定写入的所述结束end和所述写操作停止stop的命令语句数量等于第一设定数量时，开始读出所述命令语句；

35、在确定读出的所述命令语句的数量等于写入的所述命令语句的数量时，停止读操作。

36、本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。