专利名称：一种具有存贮地址解码和存贮器直接存取的视频信号控制器的制作方法
技术领域：
本发明涉及一种具有存贮地址译码和存贮器直接存取(DMA)的视频信号控制器，具体涉及一种在视频信号控制器内设置有存贮地址译码和存贮器直接存取的控制器，可由视频信号控制器直接控制存贮器，并使视频信息与主机信息共用同一存贮器，从而降低了外围结构的复杂性。此外，具有存贮器作多工运用的特性，发挥出存贮器的效率。
目前一般的视频信号控制器，基本上只是单纯地将欲显示的信息显示于显示器上，而对于图形信息的存取，则必须控制存贮器进行读写。所以，对于存贮器选取的控制，必须另外依靠存贮器地址译码器。再者，作多工控制(MPX)时，更要求时钟控制极为复杂。因此，使整体结构较为复杂，且需较多的外围控制信号，造成视频信号控制器不够简单，故而有加以改进的必要。
鉴于先有技术的上述缺点，经悉心试验与研究，制出了一种视频信号控制器，它本身即具有存贮地址译码控制和存贮器直接存取装置，大大降低了外围控制信号的数量，达到了简化结构的目的。另外，具有外部选择线，可设定画面显示的清晰度和选择输出视频信号的制式，蚀得本发明适合于不同电视制式使用。
为了进一步说明本发明的结构、特点及其它方面，结合下列附图详细叙述如下
图1是本视频信号控制器的引脚示意图;
图2是本发明的视频计数器电路图;
图3是本发明的脉冲处理器电路图;
图4是本发明的地址译码器电路图;
图5是本发明的视频合成器电路图;
图6是本发明的总线驱动器;
图7是本发明的控制信号时序图。
各图中的数字代表的部件为(1)-视频信号控制器;
(2)-视频计数器;
(21)、(22)-计数器;
(23)-D触发器;
(3)-脉冲处理器;
(31)～(37)-D触发器;
(4)-地址译码器;
(41)、(42)-选择器;
(43)-计数器;
(5)-视频合成器;
(51)～(57)-D触发器;
(6)-总线驱动器;
(61)-D触发器组;
(62)-选择器组。
如图1所示，本发明的视频信号控制器(1)除了具有视频信号控制器应有的控制功能外，还可从外部设定其图像清晰度和视频输出制式(NTSC制或PAL制)。图1所示各引脚的功能，除了具有基本的时钟输入信号(CLKO)、数据总线D0～D6)、地址总线(A0～A15)、总线请求(BUSRQ)(作为DMA)、视频信号读写(R/W)外，在视频信号控制器(1)的右上半部分依次具有外同步信号输入(EXTSYN)、脉冲输出信号、脉冲输入信号、视频输出端(VOUT)，而右侧中间部分则设有连接于主机存贮器的片选信号(RAMS1、RAMS2、ROMS)和存贮器读写信号(WR)，另有一引脚则作为视频信号输出制式选择也即选择显示系统的选择端(NTSC/PAL)，以及还有一个同步信号输出端(CSYNC)。
本发明的视频信号控制器(1)内部设置有存贮地址译码控制部分，利用内部控制寄存器输入的信号比特来确定对存贮器存取的地址，并设定显示的清晰度。所以，基本上是由软件进行控制的。而对于显示器系统的选择，则由上述的选择引脚(NTSC/PAL)作硬件的选择。因此，上述的传送到内部控制寄存器的数据状态变化时，即可适当改变存贮器的存取地址，从而使本发明的图形信息可存贮于存贮器的任意位置上，不受到限制。再者，配合其可设定的显示清晰度和可选择的视频信号输出制式变化，能灵活地搭配不同的显示器，满足实用的要求。此外，本发明由于将常规的存贮器地址译码控制装置设置于视频信号控制器内，又将存贮器直接存取(DMA)控制也包含于此控制器内，更可做到简化外围的复杂性和减少控制信号的数量，因而确具实用价值。
关于本发明的内部结构，可依次参看图2至图6所示。它由视频计数器(2)、脉冲处理器(3)、地址译码(4)、视频合成器(5)和总线驱动器(6)等组成。其中，视频计数器(2)(参见图2)主要有两个计数器(21)、(22)，分别设定为水平扫描计数和垂直扫描计数，利用外同步信号(EXTSYNC)输入使与外部水平同步信号达到同步要求。在其设计上，为了存取第一个图形信息，使水平消隐信号(HBLANK)经由一个D触发器(23)延迟一个脉冲周期。水平计数器(21)和垂直计数器(22)的输出信号(H0～H6)和(V0～V8)分别为水平和垂直位置的扫描信号。
图3所示为本发明的脉冲处理器(3)，左侧的时钟脉冲为输入信号，经由几个D触发器(31)～(37)分频与适当合成后，由输出端(38)给出3∶1分频的时钟脉冲信号，由另一个输出端(39)(HCNTLD)提供出内部所需的时钟信号。
图4所示为本发明的存贮地址译码器(4)，它由两个选择器(41)、(42)配合一个计数器(43)产生出主机存贮所需的片选信号、读写信号、同步信号和脉冲信号。
图5所示为本发明的视频合成器(5)，主要由多个D触发器(51)～(57)和逻辑门构成一移位寄存器，其输出信号以串行方式传送至显示器上。
图6所示为控制数据和地址线的总线驱动器(6)，数据总线(D0～D6)传送到一个D触发器(61)的输入端，此D触发器(61)的输出端与选择器组(62)的B输入端连接，而选择器组(62)的各输出端则为地址总线(A0～A15)。至于选择器组(62)的A输入端，则与上述水平、垂直扫描信号连接。因此，由于选择器组(62)可使总线形成多工运用状态，故而本发明的视频信号控制器可共用主机存贮器。在切换时序上，使存贮器一半时间由视频信号控制，另一半时间供主机中央处理单元(CPU)使用(此作为就是一般所说的存贮器直接存取操作DMA)。因此，可以避免两者同时使用存贮器造成的系统混乱现象。所以，本发明可于任意位置取得图形信息，较之常规产品实用性要好。
图7所示为本发明的主要信号时序图。由图中可看出，BUSRQ与CLKO的时钟正好反向，而CLKO为CPU的工作时钟，BUSRQ为本发明在对CPU做DMA控制时的请求信号。由此图可看出，本发明的特点是可以在CLKO反向时(CPU不工作时)对存贮器做直接存取操作。
对本发明确定运用模式时，系由内部控制寄存器的比特状态控制的。现说明如下
说明控制比特BIT1BIT000文字模式，26×24个字，每个字为6×8点集。
01低清晰度图形模式。
10高清晰度图形模式。
11解除图像显示器控制的操作。
BIT20正常运用模式。
1解除RAMS1和RAMS2的作用。
BIT30正常运用模式。
1启动游戏控制功能。
RAMS1地址为7000至77F7或F000至F7FF。
RAMS2地址为7800至7FFF或F800至FFFFIOS地址为0至03FF。
BIT40启动ROMS。
1解除ROMS的作用。
BIT5开机后这个比特位被清除为零。
综上所示，本发明由于将存贮地址译码控制部分设置在视频信号控制器内，使其外围的控制信号得以减至最低程序。再配合有关信息可从外部控制显示制式和显示清晰度，实在比之常规装置更具有实用价值。它符合专利申请要求，特依专利法提出申请。
权利要求
1.一种具有存贮地址译码和存贮器直接存取的视频信号控制器，主要是在视频信号控制器内部设置存贮地址译码控制部分，并由视频信号与主机中央处理器共用存贮器，使存贮器供视频信号和中央处理器分别扫描运用，结构上，由视频计数器、脉冲处理器、存贮地址译码器、视频合成器和总线多工驱动器等组成，其中，视频计数器内有两个计数器，分别产生水平和垂直扫描信号，并由一外同步信号使其同步工作。存贮地址译码器由选择器和计数器构成，对地址信号译码，提供出存贮器所需的片选信号、读写信号和同步信号，总线多工驱动器内有一个D触发器组与数据总线连接，D触发器组的各输出端连接到多组多工器的一个输入端，各多工器的另一个输入端则与上述的视频控制信号连接，多工器的输出端与地址总线连接，并由时钟信号进行多工切换。
2.如权利要求1所述的具有存贮地址译码和存贮器直接存取的视频信号控制器，采用DMA方式，利用与CPU的时分运用，达到对存贮器直接存取的操作。
3.如权利要求1所述的具有存贮地址译码视频信号控制器，其视频合成器是由D触发器和逻辑门组成的移位寄存器，数据以串行方式输出。
4.如权利要求1所述的具有存贮地址译码的视频信号控制器，控制器上具有一个选择显示制式的外部选择端，可设定为NTSC显示器制式或PAL显示器制式。
全文摘要
本视频信号控制器。在视频信息请求信号输入后，便可直接启动主机的只读存贮器或读写存贮器，达到简化结构的效果。此外，在上述结构下，可将图形信息放置于存贮器任何位置上，提高视频信号控制器的实用性。另外，具有由外部选择文字图性、低清晰度画面或高清晰度画面显示的选择线，并可从外部选择其输出视频信号为NTSC制或PAL制，以适用于不同制式的电视。
文档编号G06F13/10GK1044865SQ8910073
公开日1990年8月22日 申请日期1989年2月10日 优先权日1989年2月10日
发明者陈嘉旭 申请人:普泽股份有限公司