专利名称：半导体器件的金属层图案和形成这种金属层图案的方法
技术领域：
本发明涉及一种半导体器件的金属层图案和形成这种金属层图案的方法，更具体地说，涉及一种半导体器件的金属层图案和形成光掩模以便对半导体器件的金属层构图的方法，它可以防止在金属层腐蚀过程中器件的性能被损坏。
一般地，使用等离子体的干腐蚀工艺是通过等离子体中离子的强反应特性来完成的，这些离子腔室的电极之间形成的电场加速，腔室中具有被腐蚀层。金属层由于加速的离子和金属层的原子的反应而被腐蚀。
使用等离子体的干腐蚀工艺对制造高密度半导体器件很有用，例如，1G的动态随机存取存贮器(DRAM)。所以，使用等离子体的干腐蚀工艺对制造高密度半导体器件时越来越重要。另外，使用等离子体的工艺也日益频繁地使用到腐蚀半导体器件的金属层。
在现有的金属层干腐蚀工艺中，金属层本身作为一个电极，让由等离子体引起的电流流过。
参考附图，
图1A是现有半导体器件的截面简图。正如图1A所示，现有半导体器件包括一个半导体基底1；一个栅氧化层2；一个场氧化层3；一个栅电极4；一个杂质区5；一个内绝缘层6和一个金属层7。值得注意的是杂质区5并不是栅电极4的晶体管的源/漏极区，并和金属层7形成电接触。
金属层7和杂质区5的电接触用于让上述电流通过，该电流是在干腐蚀工艺中由等离子体引入硅基底1的，以对金属层7构图。
图1B是用于成形现有半导体器件中金属层11的光掩模的平面图。如图1B所示，金属层11上图案在不同位置，它们之间的距离不同。
然而，由于间距的不同，上述现有半导体器件的金属层11会产生负载效应(loading effect)。负载效应会在不同的被腐蚀图案的位置上产生不同的腐蚀速率。所以，当腐蚀过程被控制在最低的腐蚀速率的情况下进行时，会产生过腐蚀图案，并且过腐蚀图案下面的栅氧化层会被恶化。而且，过腐蚀将会导致较大的由于等离子体而产生的电流，相应地，让电流流到基底1所需的接触区也将增大。
所以，本发明是在考虑了上述问题的基础上作出的，本发明的目的是提供一种半导体的金属层图案和用于形成光掩模以对半导体的金属层构图的方法，从而，在腐蚀过程中产生的等离子体电流较小，并且能防止半导体器件的性能被损坏。
根据本发明，提供了一种半导体器件，包括一个绝缘层上的基础金属线图案，上述半导体器件正确操作时需要上述基础金属线图案；和位于上述绝缘层上没有基础金属线的其它位置上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案保持均匀的间距。
另一方面，本发明还提供了一种用于形成光掩模以对半导体器件的金属层构图的方法，这种方法包括以下多步设计基础金属线图案，上述半导体器件正确操作需要上述基础金属线图案；将上述基础金属线向外扩展一定的距离；将上述扩展的基础金属线图案反转，设计一个虚设金属线图案；和将上述基础金属线图案和上述虚设金属线图案结合起来，设计金属线图案。
另外，本发明提供了一种用于形成光掩模以对半导体器件的金属层构图的方法，该方法包括以下各步设计基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；将上述基础金属线图案反转；通过将上述被反转的基础金属线图案向内收缩一定的距离设计虚设金属线图案；通过将上述基础金属线图案和上述虚设金属线图案结合起来，设计半导体器件的金属线图案。
参考附图，通过对本发明优选实施例的介绍，这些目的、特征及优点就会一目了然，这些附图包括图1A是现有半导体器件的截面简图；图1B是对图1A所示中导体器件的金属层构图的现有光掩模的平面图；图2A到2D是表示根据本发明形成对金属层构图的光掩模的方法的各步骤的平面图；图3A到3D是表示根据本发明形成对金属层构图的光掩模的另一种方法的各步骤的平面图。
下面将参考图2A到2D来详细介绍本发明的一个优选实施例。
首先，参考图2A，基础金属线图案41是设计来使半导体器件正确操作，并且，基础金属线图案41足以保证器件正确操作。值得注意的是基础金属线图案41可以由现有的设计工具，如CAD(计算机辅助设计Computer-aideddesign)来设计。
接着，参考图2B，基础金属线图案41向外扩展一定距离。在优选实施例中，该扩展距离不长于基础金属线图案41之间的最小间隔。最好，扩展距离大约在0.2μm～1.0μm之间。如图2B所示，基础金属线图案41变成了扩展金属线图案42，间隔消失了，因为该间隔小于上面所提到的扩展距离的两倍。
下面，参考图2C，将扩展金属线图案43反转形成虚设金属线图案43。如图2C所示，虚设金属线图案43是原来图2B中所示的空白空间。
最后，参考图2D，通过将基础金属线图案41和虚设金属线图案43接合在一起设计一个光掩模的金属线图案。如图2D所示，图案41和43之间的间距在最终金属线图案的任何一点上是相同的。
现在，参考图3A到3D来介绍本发明的另一个优选实施例。
首先，参考图3A，正如图2A所示，基础金属线图案41是设计来使半导体器件正确操作。
接着，参考图3B，将基础金属线图案41反转形成一个反转金属线图案51。如图3B所示，反转金属线图案51是原来图3A中所示的空白间隔。
下面，参考图3C，反转金属线图案向内收缩一收缩距离。在优选实施例中，该收缩距离不长于金属线图案51的最小宽度。最好，该收缩距离在0.2μm到1μm之间。所以，图3C所示的虚设金属线图案52是由反转金属线图案51收缩而成，并且，设有小于上述收缩距离两倍的虚设金属线图案52。事实上，虚设金属线图案52和图2C中所示虚设金属线图案43是同一图案。
最后，参考图3D，通过将基础金属线图案41和空金属线图案52接合在一起设计成一个光掩模的金属线图案。如图3D所示，图案41和52之间的间隔在最终金属线图案的任何一点上是相同的。
如上面所述，根据本发明，可以使金属线图案间的间距均匀。另外，在金属层腐蚀过程中可以得到一个统一的腐蚀速率。所以可以有效地消除过腐蚀基底的腐蚀。并且，由于等离子体而引起的电流值也可以限制在一定范围内。
另外，值得注意的是，只要给出了基础线图案41，上面所述的设计过程也可以由计算机自动执行。
尽管为了说明的目的，已公开了本发明的优选实施例，但本发明还包括在不背离后附权利要求书中所述的发明范畴和实质的前提下，对本发明进行的任何可能的修改、增补和替代。
权利要求
1.一种半导体器件的金属层图案，包括在一绝缘层上的基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；和位于上述绝缘层上没有基础金属线图案的剩余区域上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案之间保持一个均匀的间距。
2.一种形成光掩模以对半导体器件的金属层构图的方法，上述方法包括以下各步骤设计一个基础金属线图案，上述半导体的正确操作需要上述基础金属线图案；将上述基础金属线图案向外扩展一扩展距离；通过将扩展的基础金属线图案反转设计虚设金属线图案；和将上述基础金属线图案和上述虚设金属线图案结合起来，设计上述半导体器件的金属线图案。
3.如权利要求2所述的方法，其中，所述扩展距离不长于上述基础金属线图案间的最小间距。
4.如权利要求3所述的方法，其中，上述扩展距离在0.2μm到0.1μm之间。
5.一种形成光掩模以对半导体器件上的金属层构图的方法，上述方法包括以下各步骤设计基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；将上述基础金属线图案反转；通过将上述反转的基础金属线图案向内收缩一收缩距离，设计虚设金属线图案；将上述基础金属线图案和上述虚设金属线图案结合起来，设计上述半导体器件的金属线图案。
6.如权利要求5所述的方法，其中，所述收缩距离不长于上述被反转的基础金属线图案的最小宽度。
7.如权利要求6所述的方法，其中，上述收缩距离大约在0.2μm到1.0μm之间。
全文摘要
一种半导体器件的金属层图案，包括在一绝缘层上的基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；和位于上述绝缘层上没有基础金属线图案的剩余区域上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案之间保持一个均匀的间距。本发明还公开了形成上述金属层图案的方法。通过引入虚设金属线图案，使得可在干腐蚀工艺时不会导致过蚀。
文档编号H01L21/3205GK1166050SQ9710970
公开日1997年11月26日 申请日期1997年4月26日 优先权日1996年4月26日
发明者许然喆 申请人:现代电子产业株式会社