专利名称：实时信号处理机的双口存贮器的制作方法
技术领域：
本发明属于计算机、数字信号处理、实时信号处理技术领域。
目前对连续不断输入的实时信号进行不间断的处理方法通常使用两个相同的存贮结构，当一个做为处理数据存贮器由处理机存取时，另一个则作为输入/输出缓冲器，经输入/输出设备进行实时信号的输入和处理结果的输出。当一批数据的输入/输出过程完成后，处理数据存贮器中的处理过程亦已结束。两个存贮结构用开关电路进行切换，相互交换地位，从而可以保证处理的连续性。
但是在高速实时信号处理机中，为提高数据处理速度，一般均使用多个处理机，同时通过多个通路对处理数据存贮器进行存取。如果采用上述通常处理方法，则多个通路的地址总线、数据总线的高速开关电路将占用很大比例的设备成本和体积。另外，由于相邻两批数据分处于两个结构中，使得处理往往只能局限于在同一批数据中进行，如果一批数据是运动目标的一幅图象，在需要由不同批次的数据分析目标的运动过程时要遇到困难。
本发明的目的在于用低成本的器件构造高速并行实时信号处理机的存贮器，简化输入/输出缓冲器与处理数据存贮器的高速切换机构，以大幅度地降低设备成本与体积，并实现多批次数据相互之间的关系的处理。
本发明设计出用双口动态存贮器件构造实时信号处理机的存贮器的新方案。其特征在于利用双口动态存贮器件的串行口作为高速实时信号的输入/输出，其并行口经过多个通路，多个处理机进行存取。本方案可采用高速图形显示终端的TMS4161双口动态存贮芯片或TMS4461双口动态存贮芯片。其内部结构分别如
图1及图2所示。它们有串行和并行两个存取口，它的串行口能高速并按顺序地存取，正适应实时信号的输入/输出要求;它的并行口和一般动态存贮器件完全相同，可以经过多个通路与高速并行运行的多个处理机相连，器件的串行口与并行口有各自独立的数据总线(图1中的D、Q和SINsout，图2中的DQ和SDQ)，但两口共用一套寻址总线(图1和图2中的A0-A7)。由于串行口一次能寻址256个顺序的数据，占用寻址总线的时间，只相当于并行口寻址一个数据的时间，因此可以认为并行口的工作几乎不受串行口的影响，两者可以独立地进行寻址和存取。
本发明所说的实时信号处理机的存贮器的构造如图3虚线框所示双口动态存贮器件的存贮矩阵划分为n个区域，如该图下方图3(a)所示划为了四个物理分区。在某个工作周期内，指定一个存贮区为输入/输出缓冲区，由串行口经串行移位器进行存取，令外的一部分区域或全部区域为处理数据存取区，由并行运行的多个处理机经过连成多个通路的并行口进行存取。当输入/输出缓冲区的数据全部更新后，处理数据存贮区中的处理过程结束，在下一个工作周期开始前，将存有处理结果的前一周期中的处理数据存贮区重新指定为输入/输出缓冲区，使得处理结果能够经串行口输出，上个周期存有输入数据的输入/输出缓冲区重新指定为处理数据存贮区，使其已存有的输入数据进入处理机，这样完成了输入/输出缓冲区和处理数据存贮区的交换。这种交换不必通过大量的开关电路加以转换，只要用计数电路根据要求来改变寻址时的基准地址指针即可。
由于输入/输出缓冲区和处理数据存贮区共处于一个存贮实体中，如图4所示那样按照工作周期顺序地轮换地指定输入/输出缓冲区和处理数据区，这样，在一个存贮体中将同时存贮有前n个批次的输入和输出数据，这就便于对多批数据相互之间的关系加以处理。为了便于管理，将输入/输出缓冲区规定为逻辑页面0，以此类推下去，如图4所示。逻辑页面和实际的存贮体分区(物理分区)的对立关系是按工作周期而“旋转的”，但对于处理机的每一个工作周期来说，某个逻辑页面存贮的数据都是具有相同逻辑地位的，例如0页总是输入/输出缓冲区，1页总是当前输入图象区。(图4中“当前”“上一幅”均相对于处理机而言)。
上述的双口存贮器也可以用超大规模集成电路工艺来实现。
附图简要说明
图1为TMS4161双口动态存贮芯片内部结构图2为TMS4461双口动态存贮芯片内部结构图3为用双口动态存贮器件构成的双口正交存取存贮器在阵列式实时电视图象处理机中的应用。
其中虚线框为存贮模块阵列。
图3(a)为一个存贮模块的示意图。
图4为在对连续输入的电视图片进行时间域上的处理时双口正交存取存贮器的逻辑页面和物理分区的旋转式对应关系。
图5为用双口正交存取存贮器把二维信号处理分解为一维处理的运算过程。
其中(a)为水平方向的一维卷积运算示意图(b)为垂直方向的一纸卷积运算示意图(c)为逻辑页面一物理分区对应关系的旋转第0页为输入/输出缓冲器，第1页为原始数据区，第2页为处理缓冲器，第3页为结果累加器。
本发明用于实时图象信号处理机的实施例如图3所示。可使用在雷达回波信号处理机中。
虚线框中所示为使用本发明的双口正交存贮器，它被划分为4×4个模块。采用正交存取结构，即可以按图象信号的水平方向存取，也可按垂直方向存取。以便于将二维图象处理分解为多个一维处理。如图5所示为将二维卷积分解为多个一维卷积相加的运算过程示意图。这种算法使得进行并行处理的多处理机相互之间可以不需要通信网络(即该图上部的“流水数据传递线”可以省去)。实验线路使用128块TMS4161双口存贮芯片，可以存贮回幅512×512点×8位的电视图象。如果改用传统的开关方式来切换输入/输出缓冲区和处理数据存贮区，该结构将需要4×4×2×8+19×2＝294个高速开关电路。由于电视数据输入/输出速度为107个/秒，存贮器芯片必须选用高速芯片。成本和体积将提高3～10倍。
图3中地址转换器使用TMS34061和12片“可编程阵列逻辑”16V8。系统控制器目前暂时用IBM-PC/XT作模拟实验。TMS34061是专用芯片，能很方便地产生电视时序信号和双口存贮器所需要的各种地址信号和控制信号。不过它的时钟频率只能到106赫之，影响了实验系统的并行口的存取速度。测试结果，该实验系统的串行口已完全符合电视制式视频信号的要求。由于受TMS34061的限制，并行口只能达到每秒存取12.5幅图片的速度。如果改用新型的双口存贮器TMS4461将存贮体划分为8×8模块，并用高速器件设计地址转换器，该存贮系统完全能够满足实时电视图象处理的要求。对于雷达回波信号处理机来说，目前的实验系统已足能满足要求。
实验系统使用8片TMS320C25构成并行处理机阵列，使用流水线通信方式每秒可完成12.5幅电视图象的3×3点卷积运算，对该系统来说，处理机片子数目是不受限制的，如果使用16片TMS320C25则可实时完成3×3卷积运算。如果使用将二维卷积分解为一维卷积的算法，则要求将存贮体划分为更多的模块，才能达到电视需要的速度，这将借助于该结构方案的超大规模集成电路实现。实验中选用TMS320C25作处理机也不是最佳选择，如果为该系统设计专用阵列式处理机，速度和性能将进一步得到提高。
权利要求
1.一种实时处理机的双口存贮器，其特征在于利用双口动态存贮器件的串行口作为高速实时信号的输入/输出，其并行口经过多个通路，多个处理机进行存取。
2.如权利要求1所说的双口存贮器，其特征在于将所说的双口动态存贮器件的存贮矩阵划分为n个区域。在某个工作周期内，指定一个存贮区为输入/输出缓冲区，由串行口经串行移位器进行存取，另外的一部分区域或全部区域为处理数据存取区，由并行运行的多个处理机经过连成多个通路的并行口进行存取。当输入/输出缓冲区的数据全部更新后，处理数据存贮区中的处理过程结束，在下一个工作周期开始前，将存有处理结果的前一周期中的处理数据存贮区重新指定为输入/输出缓冲区，使得处理结果能够经串行口输出，上个周期存有输入数据的输入/输出缓冲区重新指定为处理数据存贮区，使其已存有的输入数据进入处理机。
全文摘要
一种实时信号处理机的双口存贮器，属于计算机、数字信号处理、实时信号处理技术领域。本发明提出利用双口动态存贮器件的串行口作为高速实时信号输入/输出，其并行口经过多个通路、多个处理机进行存取的新方案，该方案只用计数电路对一个寻址基准指针加以改变就能简单地实现数据输入/输出缓冲区与处理数据存贮区的交换，此外，由于输入/输出缓冲区和处理数据存贮区共处于一个存贮实体中，能便于对多批数据相互之间的关系加以处理。
文档编号G06F12/00GK1047406SQ89102868
公开日1990年11月28日 申请日期1989年5月8日 优先权日1989年5月8日
发明者蒋南峰, 刘耀骐, 肖允治 申请人:蒋南峰