专利名称：可编程地址译码器的制作方法
技术领域：
本发明涉及一种电子计算机单元电路的地址译码器。
地址译码器是电子计算机系统的单元电路之一，应用极为广泛。现有的译码电路都是地址信号直接转换电路，输出状态仅由瞬时的输入状态决定，对于确定的地址信号输入产生确定的地址信号输出，但当计算机运行一个地址信号与计算机监控程序地址信号重叠的用户程序时，由于译码器输出不能调节，所以必须先修改用户程序地址信号，以避免译码器将用户程序地址信号误作为监控程序地址信号，浪费了计算机运行时间，不利于调试用户程序。
本发明的目的是为了克服上述的不足之处，而提供一种便于调试用户程序、提高计算机运行效率的译码输出受编程信号控制的可编程地址译码器。
本发明的技术解决方案是这样的可编程地址译码器包括一个地址锁存单元和一个控制逻辑单元，其特征是还有一个编程锁存单元。待译码的地址信号、编程信号分别由端口输入至地址锁存单元、编程锁存单元，并分别锁存于各单元的输出端，控制信号由端口分别输入至地址锁存单元、编程锁存单元和控制逻辑单元，在控制信号的作用下，控制逻辑单元将分别锁存于地址锁存单元输出端的地址信号、编程锁存单元输出端的编程信号进行逻辑比较，由输出端口输出受编程信号控制的地址译码信号。为了解编程锁存单元输出端状态，可有一个编程状态输出单元，编程状态输出单元在控制信号的作用下，将编程锁存单元输出端状态输出至编程锁存单元输入端。
本发明的可编程地址译码器也可以再有一个编程选择单元。编程选择信号由端口输入至编程选择单元，经译码变换后输出至编程锁存单元和控制逻辑单元，编程信号由端口输入至编程锁存单元和控制逻辑单元，编程锁存单元将这一输入信号锁存于端口输入的编程选择信号指定的编程锁存单元输出端某一组位置，待译码的地址信号由端口输入至地址锁存单元，并锁存于其输出端，控制信号由端口分别输入至地址锁存单元、编程锁存单元、控制逻辑单元和编程选择单元，在编程信号、控制信号和编程选择单元输出信号的控制下，控制逻辑单元将分别锁存于地址锁存单元输出端的待译码的地址信号、编程锁存单元输出端的编程信号进行逻辑比较，由输出端口输出受编程信号控制的地址译码信号。编程状态输出单元在控制信号的作用下，将编程锁存单元输出端状态由编程选择单元译码变换后的编程选择信号指定的某一组位置输出至编程锁存单元输入端。编程状态输出单元也可以在控制信号的作用下，将编程锁存单元输出端状态直接由端口输出。为简化电路结构，可将编程信号输入端至控制逻辑单元的输入连线和编程选择单元至控制逻辑单元的连线去掉。
在任何一个确定时刻，译码器输出端口除输出标志位外，最多只可能有一位输出有效译码信号，其它各位均输出无效译码信号。输出标志位为特定状态时，表明译码器有有效译码输出，否则表明译码器无有效译码输出。
本发明的可编程地址译码器用于地址总线专用的计算机系列时，可将地址锁存单元去掉，待译码的地址信号由端口直接输入至控制逻辑单元。
本发明的可编程地址译码器可以通过制造一片专用集成电路实现。
附
图1为现有技术中带输入锁存的译码器结构方框图。
附图2为本发明实施例1结构方框图。
附图3为本发明实施例1电原理图。
附图4为本发明实施例2结构方框图。
附图5为本发明实施例2电原理图。
附图6为本发明实施例3结构方框图。
附图7为本发明实施例3的编程状态输出单元电原理图。
附图8为本发明实施例4结构方框图。
附图9为本发明实施例4的编程状态输出单元电原理图。
附图10为本发明实施例5结构方框图。
附图11为本发明实施例5的编程状态输出单元电原理图。
现结合附图所示实施例对本发明作出详细说明实施例1图3中，Ⅰ为地址锁存单元，锁存器u1选用74LS373，它的3、4、7脚分别与待译码的地址信号输入端口A各位A0、A1、A2连接;2(A′0)、5(A′1)、6(A′2)脚分别并接异或门G1、G5的一个输入端，G3、G4的一个输入端，G2、G6的一个输入端;1、10脚与电源VSS并接，20脚连接电源VCC，11脚连接控制信号输入端口C的地址锁存选片端CEA。Ⅱ为编程锁存单元，锁存器u2选用74LS273，它的3、4、7、8、13、14、17、18脚分别与编程信号输入端口B各位B0、B1、B2、B3、B4、B5、B6、B7连接;2(B′0)、5(B′1)、6(B′2)、12(B′4)、15(B′5)、16(B′6)脚分别连接异或门G5、G4、G6、G1、G3、G2的另一个输入端，9(B′3)、19(B′7)脚分别连接或门G11、G12的一个输入端，1脚与D触发器u3的1脚、u4的13脚、控制信号输入端口C的复位端RB并接，11脚与D触发器u3的3脚、u4的11脚、控制信号输入端口C的编程选片端CEB并接，10脚与锁存器u1的1脚连接，20脚连接电源VCC。Ⅲ为控制逻辑单元，D触发器u3选用74LS74，它的14脚，2、4脚分别串接电阻R2、R1后并接于电源VCC，7脚连接电源VSS，6脚与控制信号输入端口C的初始控制端BG，分别连接与门G7的输入端;D触发器u4选用74LS74，它的14脚，10、12脚分别串接电阻R3、R4后并接于电源VCC，7脚连接电源VSS，8脚与控制信号输入端口C的初始控制端RG1分别连接与门G8的输入端;或门G11的另外二个输入端分别连接与门G7的输出端和控制信号输入端口C的常控制端G;或门G12的另外二个输入端分别连接与门G8的输出端和控制信号输入端口C的常控制端G;异或门G1、G2、G3和或门G12的输出端分别连接或门G9的各输入端;异或门G4、G5、G6和或门G11的输出端分别连接或门G10的各输入端;或门G9、G10的输出端分别为输出端口Q的Q1位和Q0位，与非门G13的输入端分别连接或门G9、G10的输出端后，它的输出端为输出端口Q的Qf位。
各种控制信号由端口C输入到地址锁存单元Ⅰ、编程锁存单元Ⅱ和控制逻辑单元Ⅲ，控制地址锁存单元Ⅰ和编程锁存单元Ⅱ内部信号传送，控制端口B′和控制逻辑单元Ⅲ工作状态，编程信号由端口B输入到编程锁存单元Ⅱ，并锁存于端口B′，为译码器地址信号输入与译码输出建立对应关系，待译码的地址信号由端口A输入到地址锁存单元Ⅰ，并锁存于端口A′。在控制信号作用下，控制逻辑单元Ⅲ将端口A′锁存的待译码的地址信号和端口B′锁存的编程信号进行逻辑比较，由端口Q输出受编程信号控制的地址译码信号。编程信号一般来自计算机系统数据总线，地址信号来自计算机系统地址总线，控制信号根据具体情况进行设置。当译码器接受复位信号后，初始控制端RG0、RG1对译码器输出有控制作用;当译码器接受编程信号后，初始控制端RG0、RG1失去控制译码器输出的作用，本实施例结构简单，适用于要求译码器输出位数不多的计算机系统。
实施例2图5中，Ⅳ为地址锁存单元，锁存器u5选用74LS373，它的3、4脚分别与待译码的地址信号输入端口A各位A0、A1连接;2(A′0)、5(A′1)脚分别并接异或门G30、G34、G38、G42、的一个输入端，G31、G35、G39、G43的一个输入端;1、10脚与电源VSS并接，20脚连接电源VCC，11脚连接控制信号输入端口C的地址锁存选片端CEA。V为编程锁存单元，锁存器u6、u7、u8、u9均选用74LS273，u6的3、4脚分别与编程信号输入端口B各位B0、B1连接;2(B′00)、5(B′01)脚分别并接异或门G30、G33的一个输入端，G31、G32的一个输入端;10、20脚分别连接电源VSS、VCC;1脚与u7的1脚、u8的1脚、u9的1脚、控制信号输入端口C的复位端RB并接;11脚连接或门G22的输出端。u7的4脚和非门G14的输入端、u6的4脚并接;3脚和非门G15的输出端、u9的3脚并接;10、20脚分别连接电源VSS、VCC;2脚连接非门G26的输入端;5(B′11)脚和异或门G35、G36的一个输入端并接;11脚连接或门G23的输出端。u8的4脚和非门G14的输出端、u9的4脚并接;3脚和非门G15的输入端、u6的3脚并接;10、20脚分别连接电源VSS、VCC;2(B′20)脚和异或门G38、G41的一个输入端并接;5脚连接非门G27的输入端;11脚连接或门G24的输出端。u9的10、20脚分别连接电源VSS、VCC;2、5脚分别连接非门G28、G29的输入端;11脚连接或门G25的输出端。非门G26输出端(B′10)与异或门G34、G37的一个输入端并接;非门G27输出端(B′21)与异或门G39、G40的一个输入端并接;非门G28输出端(B′30)与异或门G42、G45的一个输入端并接;非门G29输出端(B′31)与异或门G43、G44的一个输入端并接。Ⅵ为编程选择单元，或门G18的二个输入端分别与编程选择信号输入端口D各位D0、D1和非门G17、G16的输入端并接;或门G19的一个输入端和非门G17的输出端、或门G21的一个输入端并接，G19的另一个输入端连接非门G16的输入端;或门G20的一个输入端连接非门G17的输入端，另一个输入端和非门G16的输出端、或门G21的另一个输入端并接;或门G18、G19、G20、G21的输出端分别与或门G22、G23、G24、G25的一个输入端连接，G22、G23、G24、G25的另一个输入端并接后再与控制信号输入端口C的编程选片端CEB连接。Ⅶ为控制逻辑单元，异或门G32、G36、G40、G44的另一个输入端与锁存器u6的4脚并接;异或门G33、G37、G41、G45的另一个输入端与锁存器u6的3脚并接。D触发器u10、u11、u12、u13选用74LS74，u10的2、4脚分别串接电阻R6、R9后和14脚并接于电源VCC，5(W0)脚及异或门G30、G31的输出端分别连接或门G54的输入端，3脚连接或非门G50的输出端，G50的二个输入端分别与异或门G32、G33的输出端连接，G50的另一个输入端与或非门G51、G52、G53的一个输入端及控制信号输入端口C的编程选片端CEB并接，u10、u11、u12、u13各自的7脚并接于电源VSS;D触发器u11的10、12脚分别串接电阻R7、R8后和14脚并接于电源VCC，9(W1)脚及异或门G34、G35的输出端分别连接或门G55的输入端，11脚连接或非门G51的输出端，G51的二个输入端分别与异或门G36、G37的输出端连接;D触发器u12的2、4脚分别串接电阻R10、R9后和14脚并接于电源VCC，5(W2)脚及异或门G38、G39的输出端分别连接或门G56的输入端，3脚连接或非门G52的输出端，G52的二个输入端分别与异或门G40、G41的输出端连接;D触发器u13的10、12脚分别串接电阻R11、R12后和14脚并接于电源VCC，9(W3)脚及异或门G42、G43的输出端分别连接或门G57的输入端，11脚连接或非门G53的输出端，G53的二个输入端分别与异或门G44、G45的输出端连接;与门G46、G47、G48、G49的一个输入端分别与或门G22、G23、G24、G25的输出端连接，G46、G47、G48、G49的另一个输入端与控制信号输入端口C的复位端RB并接，G46、G47、G48、G49的输出端分别与D触发器u10的1脚、u11的13脚、u12的1脚、u13的13脚连接;或门G54、G55、G56、G57的另一个输入端和控制信号输入端口C的常控制端G并接，G54、G55、G56、G57的输出端分别为输出端口Q的Q0、Q1、Q2、Q3位，与非门G58的输入端分别连接G54、G55、G56、G57的输出端后，它的输出端为输出端口Q的Qf位。
各种控制信号由端口C输入到地址锁存单元Ⅳ、编程锁存单元Ⅴ、编程选择单元Ⅵ和控制逻辑单元Ⅶ，控制地址锁存单元Ⅳ、编程锁存单元Ⅴ和编程选择单元Ⅵ内部信号传送，控制端口B′和控制逻辑单元Ⅶ工作状态，编程选择信号由端口D输入到编程选择单元Ⅵ，译码变换后到达编程锁存单元Ⅴ和控制逻辑单元Ⅶ，编程信号经端口B输入到编程锁存单元Ⅴ和控制逻辑单元Ⅶ，编程锁存单元Ⅴ将此种输入信号锁存于由端口D信号指定的端口B′某一组位置，为译码器地址输入与译码输出建立对应关系，待译码的地址信号由端口A输入到地址锁存单元Ⅳ，并锁存于端口A′。在端口B、端口C和编程选择单元Ⅵ输入信号控制下，控制逻辑单元Ⅶ将端口A′锁存的待译码的地址信号和端口B′锁存的编程信号进行逻辑比较，由端口Q输出受编程信号控制的地址译码信号。编程信号和编程选择信号一般来自计算机系统数据总线，地址信号来自计算机系统地址总线，控制信号根据具体情况进行设置。当译码器接受复位信号后，其输入、输出关系与现有地址译码器完全相同。本实施例适用于要求译码器输出位数较多的计算机系统。
实施例3与图3比较，只是增加了一个如图7所示的编程状态输出单元Ⅷ，其余的电路是一样的。编程状态输出单元Ⅷ由缓冲器u14组成，u14选用74LS244，它的18、16、14、12、9、7、5、3脚分别并接于编程信号输入端口B的各位B0、B1、B2、B3、B4、B5、B6、B7、;2、4、6、8、11、13、15、17脚分别并接于锁存器u2的2(B′0)、5(B′1)、6(B′2)、9(B′3)、12(B′4)、15(B′5)、16(B′6)、19(B′7)脚;10、20脚分别连接电源VSS、VCC;1、19脚连接并入控制信号输入端口C的编程状态输出选片端CEC。
实施例4与图5比较，只是增加了一个如图9所示的编程状态输出单元Ⅸ，其余的电路是一样的，编程状态输出单元Ⅸ的锁存器u19选用74LS273，缓冲器u16、u17、u18、u19选用74LS244，u15的3、4、7、8脚分别并接于或门G18、G19、G20、G21的输出端;10、20脚分别连接电源VSS、VCC;1、11脚分别并接控制信号输入端口C的复位端RB和连接并入控制信号输入端口C的编程状态输出预选片端CER;2、5、6、9脚分别连接或门G59、G60、G61、G62的一个输入端，G59、G60、G61、G62的另一个输入端并接后连接并入控制信号输入端口C的编程状态输出选片端CE0，G59、G60、G61、G62的输出端分别与缓冲器u16的1脚、u17的19脚、u18的1脚、u19的19脚连接;u16的18、16脚、u17的9、7脚、u18的18、16脚、u19的9、7脚分别与编程信号输入端口B的B0、B1位并接;u16、u17、u18、u19各自的10、20脚分别与电源VSS、VCC并接;U16的2、4脚、u17的11、13脚、u18的2、4脚、u19的11、13脚分别并接于端口B′00、B′01、B′10、B′11、B′20、B′21、B′30、B′31。
实施例5与图5比较，只是增加了一个如图11所示的编程状态输出单元X，其余的电路是一样的。编程状态输出单元X由缓冲器u20组成，u20选用74LS244，它的18、16、14、12、9、7、5、3脚分别为其输出端口E各位E0、E1、E2、E3、E4、E5、E6、E7，输出端口E一般与计算机数据总线连接;2、4、6、8、11、13、15、17脚分别并接于端口B′00、B′01、B′10、B′11、B′20、B′21、B′30、B′31，10、20脚分别连接电源VSS、VCC，1、19脚连接并入控制信号输入端口C的编程状态输出选片端CE0。
在实施例2、4、5中，为简化电路结构，在图5中，可将编程信号输入端口B至控制逻辑单元Ⅶ的输入连线和编程选择单元Ⅵ至控制逻辑单元Ⅶ的连线去掉，并相应地去掉异或门G32、G33、G36、G37、G40、G41、G44、G45、与门G46、G47、G48、G49或非门G50、G51、G52、G53、D触发器u10、u11、u12、u13、电阻R5、R6、R7、R8、R9、R10、R11、R12;或门G54、G55、G56、G57由四输入或门改为三输入或门。各种控制信号由端口C输入到地址锁存单元Ⅳ、编程锁存单元Ⅴ、编程选择单元Ⅵ和控制逻辑单元Ⅶ，控制地址锁存单元Ⅳ、编程锁存单元Ⅴ和编程选择单元Ⅵ内部信号传送，控制端口B′和控制逻辑单元Ⅶ工作状态。编程选择信号由端口D输入到编程选择单元Ⅵ，译码变换后到达编程锁存单元Ⅴ，编程信号经端口B输入到编程锁存单元Ⅴ，编程锁存单元Ⅴ将此种信号锁存于由端口D信号指定的端口B′某一组位置，为译码器地址输入与译码输出建立对应关系，待译码的地址信号由端口A输入到地址锁存单元Ⅳ，并锁存于端口A′。在端口C控制信号作用下，控制逻辑单元Ⅶ对端口A′锁存的待译码的地址信号和端口B′锁存的编程信号进行逻辑比较，由端口Q输出受编程信号控制的地址译码信号。
本发明由于采用以上设计，这种译码器形成的存贮器地址可以由软件任意调节。在运行用户程序前，只要对译码器进行选择性编程，使对应于用户程序的译码器输出位的状态与用户程序地址状态相适应，使对应于监控程序的译码器输出位的状态与前述输出位状态相偏离，译码器就输出受编程信号控制的地址译码信号。提高了计算机运行效率，便于调试用户程序，有利于计算机操作系统对存贮器的管理。编程锁存单元输出端的状态，在一定的条件下，可由编程信号输入端读出，便于对译码器的编程。
权利要求
1.一种可编程地址译码器，它包括一个地址锁存单元(Ⅰ)和一个控制逻辑单元(Ⅲ)，其特征是还有一个编程锁存单元(Ⅱ)，待译码的地址信号、编程信号分别由端口A、B输入至地址锁存单元(Ⅰ)、编程锁存单元(Ⅱ)，并分别锁存于各单元的输出端A′、B′，控制信号由端口C分别输入至地址锁存单元(Ⅰ)、编程锁存单元(Ⅱ)和控制逻辑单元(Ⅲ)，在控制信号的作用下，控制逻辑单元(Ⅲ)将分别锁存于地址锁存单元(Ⅰ)输出端A′的地址信号、编程锁存单元(Ⅱ)输出端B′的编程信号进行逻辑比较，由输出端口Q输出受编程信号控制的地址译码信号。
2.如权利要求1所述的可编程地址译码器，其特征是它可以再有一个编程选择单元(Ⅵ)，编程选择信号由端口D输入至编程选择单元(Ⅵ)，经译码变换后输出至编程锁存单元(Ⅴ)和控制逻辑单元(Ⅶ)，编程信号由端口B输入至编程锁存单元(Ⅴ)和控制逻辑单元(Ⅶ)，编程锁存单元(Ⅴ)将这一输入信号锁存于由端口D输入的编程选择信号指定的编程锁存单元(Ⅴ)输入端B′某一组位置，待译码的地址信号由端口A输入至地址锁存单元(Ⅳ)，并锁存于其输出端A′，控制信号由端口C分别输入至地址锁存单元(Ⅳ)、编程锁存单元(Ⅴ)、控制逻辑单元(Ⅶ)和编程选择单元(Ⅵ)，在编程信号、控制信号和编程选择单元(Ⅵ)输出信号的控制下，控制逻辑单元(Ⅶ)将分别锁存于地址锁存单元(Ⅳ)输出端A′的待译码的地址信号、编程锁存单元(Ⅴ)输出端B′的编程信号进行逻辑比较，由输出端口Q输出受编程信号控制的地址译码信号。
3.如权利要求1所述的可编程地址译码器，其特征是可有一个编程状态输出单元(Ⅷ)，编程状态输出单元(Ⅷ)在控制信号的作用下，将编程锁存单元(Ⅱ)输出端B′状态输出至编程锁存单元(Ⅱ)输入端B。
4.如权利要求2所述的可编程地址译码器，其特征是可有一个编程状态输出单元(Ⅸ)，编程状态输出单元(Ⅸ)在控制信号的作用下，将编程锁存单元(Ⅴ)输出端B′状态由编程选择单元(Ⅵ)译码变换后的编程选择信号指定的某一组位置输出至编程锁存单元(Ⅴ)输入端B。
5.如权利要求4所述的可编程地址译码器，其特征是编程状态输出单元(Ⅹ)也可以在控制信号的作用下，将编程锁存单元(Ⅴ)输出端B′状态直接由端口E输出。
6.如权利要求2或4或5所述的可编程地址译码器，其特征是可将编程信号输入端口B至控制逻辑单元(Ⅶ)的输入连线和编程选择单元(Ⅵ)至控制逻辑单元(Ⅶ)的连线去掉。
7.如权利要求1或2或3或4或5所述的可编程地址译码器，其特征是将它用于地址总线专用的计算机系列时，可将地址锁存单元(Ⅰ)、(Ⅳ)去掉，待译码的地址信号由端口A直接输入至控制逻辑单元(Ⅲ)、(Ⅶ)。
8.如权利要求6所述的可编程地址译码器，其特征是将它用于地址总线专用的计算机系列时，可将地址锁存单元(Ⅳ)去掉，待译码的地址信号由端口A直接输入至控制逻辑单元(Ⅶ)。
9.如权利要求1或2或3或4或5所述的可编程地址译码器，其特征是它可以通过制造一片专用集成电路实现。
10.如权利要求6所述的可编程地址译码器，其特征是它可以通过制造一片专用集成电路实现。
11.如权利要求7所述的可编程地址译码器，其特征是它可以通过制造一片专用集成电路实现。
12.如权利要求8所述的可编程地址译码器，其特征是它可以通过制造一片专用集成电路实现。
全文摘要
本发明提供了一种用于电子计算机的可编程地址译码器。它由地址锁存单元、控制逻辑单元、编程锁存单元、编程选择单元组成。由它形成的存贮器地址可由软件任意调节。在运行用户程序前，只要进行选择性编程，使对应于用户程序的译码器输出位的状态与用户程序地址状态相适应，使对应于监控程序的译码器输出位的状态与前述输出位状态相偏离，就输出受编程信号控制的地址译码信号。提高了计算机运行效率，便于调试用户程序，有利于计算机操作系统对存贮器的管理。
文档编号G06F9/30GK1059608SQ9110675
公开日1992年3月18日 申请日期1991年7月22日 优先权日1991年7月22日
发明者廖赤丁 申请人:廖赤丁