专利名称：求任意时刻插值的插补装置的制作方法
技术领域：
本发明涉及一种插补装置，具体来说，涉及一种对于输入信号序列，通过数字信号处理计算任意时刻插值的插补装置。
通常，根据周期T的输入信号Xi序列(i为整数)求任意时刻nT+τ(n为整数，0≤τ≤T，下同)的插值Y(nT+τ)时采用以下式(1)。Y(nT+τ)=Σi=0NXn-ih(iT+τ)-------(1)]]>其中，Xn-i是(n-i)T时的输入信号，h(t)是诸如余弦衰减滤波器脉冲响应或拉格朗日插值多项式等插值函数。另外，h(iT+τ)值通常当i大于某个数值的话，便小到可以忽略的程度(以下称此数值为临界值)。因此，插值计算中，即便将超过临界值的i的函数值h(iT+t)排除在外，也没有大的问题。由此可知，式(1)中的变量N(N为1以上整数)正是表示该临界值。
现有的插补装置已知有日本特开平8-204506号公报(以下称现有文献)中所记载的插补装置。图7所示为现有文献所记载的插补装置的框图。该现有文献所记载的插补装置是用硬件构成一时变系数滤波器，以适应取样频率高的输入输出数据。
以下简单说明现有插补装置的插补动作。
图7中，现有文献记载的插补装置包括延迟元件711～71N，只读存储器(以下称为ROM)720～72N和加法器731～73N。延迟元件711～71N使所输入的数据延迟输出。ROM720～72N中存储有各个输入数据Xn～Xn-N和插补时刻τ组合所对应的多个数值Xn-ih(iT+τ)(i＝0～N，下同)。加法器731～73N分别使各个ROM720～72N选出的数值Xn-ih(iT+τ)相加。通过这样相加计算式(1)，结果便可求得任意时刻nT+τ的插值。
象这样，现有文献所记载的插补装置，对于输入信号序列Xn～Xn-N中每一个都具有专用ROM720～72N，而且，相应每一个ROM720～72N均具有与插补时刻τ分辨率成正比的存储容量。另外，现有文献所记载的插补装置对于插补时刻τ的变化，相应地随各个时刻切换ROM720～72N内存储数值Xn-ih(iT+τ)的地址。
通过以上处理，现有文献所记载的插补装置，实现了一种适应高取样频率输入输出数据的插补装置。
但上述现有文献所记载的插补装置，对于输入信号序列Xn～Xn-N各自的专用ROM720～72N必须具有与插补时刻τ分辨率成正比的容量。具体来说，由于要在ROM720～72N中存储所有欲求出插值的时刻τ所对应的数值Xn-ih(iT+τ)，因而问题在于，欲求出插值的时刻(τ)越多，ROM720～72N存储容量需要越多。此外，还有这种问题，每当插补时刻τ变化，就要对ROM720～72N内存储数值Xn-ih(iT+τ)的地址进行切换，由于这种操作需要高速进行，因而插补装置的电路规模和功率消耗都比较大。
因此，本发明目的在于提供一种高速进行插补处理，而电路规模和功率消耗却较小的插补装置。
为了达到上述目的，本发明具有以下所述特征。
本发明的第一方面，是一种求出输入信号序列任意时刻插值的插补装置，其特征在于包括用固定系数对输入信号序列进行曲线插补，输出任意输出信号序列的固定系数滤波器；以及根据求出插值的时刻，从输出信号序列当中选取相邻的2个输出信号，用该时刻所对应的直线插补系数，对所选取的该2个输出信号之间进行直线插补的直线插补手段。
如上所述，按照第一方面，首先用固定系数进行曲线插补，以后再用直线插补系数进行直线插补。因此，插补装置中应存储系数的数目可以减少，而且，每当求插值的时刻变化，不需要切换系数，因而可以高速进行插补处理。
本发明的第二方面，其特征在于，第一方面中，固定系数滤波器用固定系数对位于相邻的任意2点之间的一个中间点进行曲线插补，输出同该相邻的任意2点和该中间点有关的输出信号序列。
如上所述，按照第二方面，固定系数滤波器求出的是相邻的任意2点之间的一个插补点，因而可以由简单的电路构成获得第一方面所达到的效果。
本发明的第三方面，其特征在于，第一方面中，固定系数滤波器用固定系数对位于相邻的任意2点之间的2个以上中间点进行曲线插补，输出同该相邻的任意2点和该2个以上中间点有关的输出信号序列。
如上所述，按照第三方面，固定系数滤波器求出的是相邻任意2点之间的2个以上插补点，因而可以比第二方面求得的插值进一步提高(相对于实际值的)近似精度。
本发明的第四方面，其特征在于，第二方面中，固定系数滤波器包括按任意延迟量使输入信号序列延迟的多个延迟元件；包含使输入信号序列和多个延迟元件输出与固定系数分别相乘输出的多个系数乘法器在内的系数乘法部；以及将系数乘法部所含的多个系数乘法器的输出全部相加的加法器，直线插补手段包括根据时刻从输出信号序列当中选取相邻2个输出信号的选择手段；通过对时刻和预先确定的固定常数进行运算，计算该时刻所对应的直线插补系数的直线插补系数运算手段；以及用直线插补系数，对所选取的相邻2个输出信号之间进行直线插补，来计算时刻的插值的插值计算手段。
如上所述，第四方面给出的是第二方面插补装置的具体构成。如第四方面用加法减法器和乘法除法器等构成，可以简化电路并减小规模，并且使该电路驱动所需的功率消耗得以减少。
本发明的第五方面，其特征在于，第三方面中，固定系数滤波器包括按任意延迟量使输入信号序列延迟的多个延迟元件；包含使输入信号序列和多个延迟元件输出与固定系数分别相乘输出的多个系数乘法器在内的2个以上系数乘法部；以及将1个系数乘法部所含的多个系数乘法器的输出全部相加的2个以上加法器，直线插补手段包括
根据时刻从输出信号序列当中选取相邻2个输出信号的选择手段；通过对时刻和预先确定的固定常数进行运算，计算该时刻所对应的直线插补系数的直线插补系数运算手段；以及用直线插补系数，对所选取的相邻2个输出信号之间进行直线插补，来计算时刻的插值的插值计算手段。
如上所述，第五方面给出的是第三方面插补装置的具体构成。如第五方面用加法减法器和乘法除法器等构成，可以简化电路并减小规模，并且使该电路驱动所需的功率消耗得以减少。
图1是表示本发明第一实施例插补装置构成的框图。
图2示出的是图1中固定系数滤波器所输出的信号。
图3示出的是对图1中固定系数滤波器输出信号进行直线插补的处理动作。
图4示出的是对图1中固定系数滤波器输出信号进行直线插补的处理动作。
图5是表示本发明第二实施例插补装置构成的框图。
图6示出的是图5中固定系数滤波器所输出的信号和对该输出信号进行直线插补的处理动作。
图7是表示现有插补装置构成的框图。
以下用图1～图6说明本发明实施例。
(第一实施例)图1是表示本发明第一实施例插补装置构成的框图。图1中，本发明第一实施例插补装置包括固定系数滤波器11和直线插补部21。固定系数滤波器11包含延迟元件111～11N，系数乘法器111～11N，系数乘法器120～12N和加法器131～13N。另外，这里所说的“固定系数”是指系数不论插补时刻总是固定的意思。所以，固定系数滤波器11也可以是系数可修改的滤波器。直线插补部21包括选择部211、插值计算部212、比较器213、减法器214、开关216和常数除法器217。
延迟元件111～11N使输入信号Xj(j为整数)延迟为Xj-1，并保持该Xj-1。系数乘法器120～12N将输入值与预先存储的任意系数g(iT)相乘。加法器131～13N使所规定的系数乘法器120～12N输出值相加。
选择部211包含相互联动的输入双系统开关211a、211b，根据比较器213的逻辑值切换开关，选取输入。插值计算部212包含减法器212a，乘法器212b和加法器212c，由开关211a、211b选定的数值和常数除法器217提供的直线插补系数R进行直线插补处理。比较器213根据所输入的插补时刻τ的数值指令选择部211和开关216的切换。减法器214使所输入的插补时刻τ延迟T/2。常数除法器217用T/2除输入值。
先说明第一实施例插补装置固定系数滤波器11的处理。
固定系数滤波器11对输入信号序列Xn的任意2点中点值进行插补处理，即进行2倍插补处理。图1中，固定系数滤波器11输入Xn。延迟元件111～11N顺序重复延迟，同时保持各个Xn-1～Xn-N的数值。系数乘法器120～12N分别将Xn～Xn-N乘以g(0)～g(NT)。加法器131～13N依次将系数乘法器120～12N的输出相加。由此，固定系数滤波器11便以加法器13N的输出为例获得下面式(2)的值Zn。Zn=Σi=0NXn-ig(iT)------(2)]]>其中，选定系数乘法器120～12N存储的插补系数g(iT)，以便式(2)中Zn值为Xn-M和Xn-M+1的中点值X((n-M)T+T/2)。由此，式(2)可以改写为式(3)。其中，M为满足0＜M＜N的任意整数。X((n-M)T+T2)=Σi=0NXn-ig(iT)-----(3)]]>另一方面，如上所述，延迟元件111～11N中必定存在保持Xn-M和Xn-M+1数值的延迟元件。因此，固定系数滤波器11还输出Xn-M和Xn-M+1。
这样，固定系数滤波器11就输出Xn-M、Xn-M+1及其中点共计3点数值，即输出以时间T/2为间隔排列的3点数值。图2示出这3点时间与数值的关系。图2中，用黑圆点(●标记，下同)示出的是使输入信号序列Xn延迟的结果，其中存在Xn-M和Xn-M+1。而图2中，用白圆点(○标记，下同)示出的是对输入信号序列Xn插补中点的结果，其中存在式(2)给出的数值X((n-M)T+T/2)。
另外，本发明第一实施例插补装置中，固定系数滤波器11同时输出3点数值，但也可以采用依次输出3点数值的固定系数滤波器，再对该输出进行串行并行变换。
以下说明第一实施例插补装置中直线插补部21的处理。
现假定求Xn-M和Xn-M+1之间时刻(n-M)T+τ的插值。这时，0≤τ＜T/2，比较器213输出逻辑值“0”。选择部211内的开关211a和211b按照该逻辑值“0”联动，在固定系数滤波器11输出当中，选取Xn-M为A，选取X((n-M)T+T/2)为B。另外，开关216按照逻辑值“0”选取数值τ。常数除法器217用T/2除开关216选取的数值τ，以该τ/(T/2)数值为直线插补系数R，输出至插值计算部212。插值计算部212用直线插补系数R对开关211a和211b选取的数值A和B进行插补。具体来说，插值计算部212内的减法器212a由B减去A，输出B-A。乘法器212b将直线插补系数R与(B-A)相乘，输出R(B-A)。接下来，加法器212c将R(B-A)与A相加，输出插值A+R(B-A)。该插值如图3所示，为线段301上插补时刻τ的数值，即图3中用白正方形(□标记、下同)表示的数值。该数值接近于图3中用黑正方形(■标记、下同)表示的真插值，为较佳的近似值。
接下来，T/2≤τ≤T场合，比较器213输出逻辑值“1”。按照该逻辑值“1”，选择部211内的开关211a和211b联动，在固定系数滤波器11的输出当中，选取X((n-M)T+T/2)作为A，选取Xn-M+1作为B。开关216按照逻辑值“1”，选取常数减法器214输出的数值τ-T/2。常数除法器217用T/2除开关216选取的数值τ-T/2，将该数值(τ-T/2)/(T/2)作为直线插补系数R，输出至插值计算部212。插值计算部212按上述0≤τ＜T/2场合相同的步骤，输出插值A+R(B-A)。该插值如图4所示，为线段401上插补时刻τ的数值，即图4中白正方形表示的数值。该数值接近于图4中黑正方形表示的真插值，为较佳的近似值。
如上所述，本发明第一实施例插补装置，先利用固定系数进行曲线插补，然后利用直线插补系数进行直线插补。因此，插补装置所要存储的系数个数可以较少，而且，求插值的时刻每次变化均不需要切换系数，因而可以高速进行插补处理。
另外，为了极为简便地求出真插值的近似值，还可考虑不用固定系数滤波器11，而在Xn-M和Xn-M+1之间进行直线插补处理。但该场合，如图3中线段302上的X标记和图4中线段402上的X标记所示，与真插值的误差较大。而本发明第一实施例的插补装置，由于采用固定系数滤波器11和直线插补部21两者，因而实现插补精度的提高。
(第二实施例)图5是本发明第二实施例插补装置构成的框图。图5中，本发明第二实施例插补装置包括固定系数滤波器12和直线插补部22。固定系数滤波器12包含延迟元件111～11N，第一系数乘法器140～14N，第二系数乘法器150～15N，第一加法器131～13N和第二加法器161～16N。另外，本第二实施例中所说的“固定系数”这种表述与上述第一实施例相同，是指不论要插补的时刻如何系数总是固定的意思。因而，固定系数滤波器12也可以是系数可修改的滤波器。直线插补部22包含选择部221、插值计算部212、比较器223、第一减法器224、第二减法器225、开关226和常数除法器227。
另外，第二实施例中，有关延迟元件111-11N、第一加法器131～13N和插值计算部212，是与上述第一实施例相同的组成部分，以下附加相同参照标号，省略其说明。而第二加法器161-16N，由于固定系数滤波器12内存在2系列加法器组，因而加上的是与第一加法器131～13N不同的参照标号，但组成和功能与第一加法器131～13N完全相同。
系数乘法器140～14N将输入值与预先存储的任意系数g1(iT)相乘。系数乘法器150～15N将输入值与预先存储的任意系数g2(iT)相乘。加法器131-13N将规定的系数乘法器140～14N的输出值相加。加法器161～16N将规定的系数乘法器150～15N的输出值相加。
选择部221包含相互联动的输入3种组合的开关221a、221b，根据比较器223的逻辑值切换开关，选择输入。比较器223根据所输入的插补时刻τ的数值，指令值选择部221和开关226进行切换。减法器224和225分别使所输入的插补时刻τ延迟T/3和2T/3。常数除法器227用T/3除输入值。
先就第二实施例插补装置中固定系数滤波器12的处理加以说明。
固定系数滤波器12对输入信号序列Xn任意2点间三等分后得到的新的2点的数值进行插补处理，即进行3倍插补处理。这里，选取系数乘法器140～14N所存储的插补系数g1(iT)，以便式(2)中Zn数值为Xn-M和Xn-M+1之间三等分新得出的2点当中超前一侧的数值X((N-M)T+2T/3)。接着，选取系数乘法器150～15N所存储的插补系数g2(iT)，以便式(2)中Zn数值为Xn-M和Xn-M+1之间三等分新得出的2点当中滞后一侧的数值X((N-M)T+2T/3)。
因此，固定系数滤波器12输出Xn-M、Xn-M+1以及在它们之间三等分新得出的2点共计4点数值，即以时间T/3为间隔排列的4点数值。图6给出这4点时间与数值的关系。图6中，黑圆点示出的是使输入信号序列Xn延迟的结果，这当中存在Xn-M和Xn-M+1。图6中，白圆点示出的是输入信号序列Xn间插补的结果，这当中存在式(2)示出的数值X((N-M)T+T/3)和X((N-M)T+2T/3)。
以下就第二实施例插补装置直线插补部22的处理加以说明。
现假定求Xn-M与Xn-M+1之间时刻(n-M)T+τ的插值。这里0≤τ＜T/3场合，比较器223输出逻辑值“0”。选择部221内的开关221a和221b按照该逻辑值“0”联动，在固定系数滤波器12输出当中，选取Xn-M为A，选取X((n-M)T+T/3)为B。而且，开关226按照逻辑值“0”选取数值τ。常数除法器227用T/3除开关226所选择的数值τ，该数值τ/(T/3)作为直线插补系数R输出至插值计算部212。插值计算部212按与上述第一实施例场合相同的步骤，输出插值A+R(B-A)。该插值计算部212输出的插值A+R(B-A)如图6所示，为线段601上插补时刻τ的白正方形示出的数值。该数值接近图6中黑正方形示出的真插值，为较佳的近似值。
而T/3≤τ＜2T/3场合，比较器223输出逻辑值“1”。选择部221内的开关221a和221b按照该逻辑值“1”联动，在固定系数滤波器12输出当中选取X((N-M)T+T/3)为A，选取X((N-M)T+2T/3)为B。开关226按照逻辑值“1”选取常数减法器224输出的数值τ-T/3。常数除法器227用T/3除开关226所选取的数值τ-T/3，该数值(τ-T/3)/(T/3)作为直线插补系数R输出至插值计算部212。接着，插值计算部212根据该直线插补系数R而输出的插值A+R(B-A)，如图6所示，为线段602上插补时刻τ的白正方形示出的数值。该数值接近图6中黑正方形示出的真插值，为较佳近似值。
而2T/3≤τ＜T场合，比较器223输出逻辑值“2”。选择部221内的开关221a和221b按照逻辑值“2”联动，在固定系数滤波器12输出当中，选取X((N-M)T+2T/3)为A，选取Xn-M+1为B。开关226按照逻辑值“2”选取常数减法器224输出的数值τ-2T/3。常数除法器227用T/3除开关226选取的数值τ-2T/3，该数值(τ-2T/3)/(T/3)作为直线插补系数R，输出至插值计算部212。插值计算部212根据该直线插补系数R而输出的插值A+R(B-A)，如图6所示，为线段603上插补时刻τ的白正方形示出的数值。该数值接近图6中黑正方形示出的真插值，为较佳近似值。
如上所述，本发明第二实施例的插补装置，先利用固定系数进行二次曲线插补，然后利用直线插补系数进行直线插补处理。所以，相对于上述第一实施例插补装置，可以获得与实际插值更近似的插值。
上述第二实施例说明中，为了便于理解，假定比较器223输出的逻辑值为“0”、“1”和“2”，具体来说，用二进制信号进行数字控制时，用2位分别由“00”“01(或10)”“11”等进行区别加以控制即可。
对于固定系数滤波器电路规模大小没有限制时，可以由固定系数滤波器进行3倍以上的插补，从而能进一步提高插补精度。
权利要求
1.一种求出输入信号序列任意时刻插值的插补装置，其特征在于包括用固定系数对所述输入信号序列进行曲线插补，输出任意输出信号序列的固定系数滤波器；以及根据求出插值的时刻，从所述输出信号序列当中选取相邻的2个输出信号，用该时刻所对应的直线插补系数，对所选取的该2个输出信号之间进行直线插补的直线插补手段。
2.如权利要求1所述的插补装置，其特征在于，所述固定系数滤波器用所述固定系数对位于相邻的任意2点之间的一个中间点进行曲线插补，输出同该相邻的任意2点和该中间点有关的输出信号序列。
3.如权利要求1所述的插补装置，其特征在于，所述固定系数滤波器用所述固定系数对位于相邻的任意2点之间的2个以上中间点进行曲线插补，输出同该相邻的任意2点和该2个以上中间点有关的输出信号序列。
4.如权利要求2所述的插补装置，其特征在于，所述固定系数滤波器包括按任意延迟量使所述输入信号序列延迟的多个延迟元件；包含使所述输入信号序列和所述多个延迟元件输出与所述固定系数分别相乘输出的多个系数乘法器在内的系数乘法部；以及将所述系数乘法部所含的所述多个系数乘法器的输出全部相加的加法器，所述直线插补手段包括根据所述时刻从所述输出信号序列当中选取相邻2个输出信号的选择手段；通过对所述时刻和预先确定的固定常数进行运算，计算该时刻所对应的直线插补系数的直线插补系数运算手段；以及用所述直线插补系数，对所述所选取的相邻2个输出信号之间进行直线插补，来计算所述时刻的插值的插值计算手段。
5.如权利要求3所述的插补装置，其特征在于，所述固定系数滤波器包括按任意延迟量使所述输入信号序列延迟的多个延迟元件；包含使所述输入信号序列和所述多个延迟元件输出与所述固定系数分别相乘输出的多个系数乘法器在内的2个以上系数乘法部；以及将1个所述系数乘法部所含的所述多个系数乘法器的输出全部相加的2个以上加法器，所述直线插补手段包括根据所述时刻从所述输出信号序列当中选取相邻2个输出信号的选择手段；通过对所述时刻和预先确定的固定常数进行运算，计算该时刻所对应的所述直线插补系数的直线插补系数运算手段；以及用所述直线插补系数，对所述所选取的所述相邻2个输出信号之间进行直线插补，来计算所述时刻的插值的插值计算手段。
全文摘要
本发明插补装置中,固定系数滤波器11利用延迟元件1文档编号G06F7/00GK1206874SQ9810988
公开日1999年2月3日 申请日期1998年6月10日 优先权日1998年6月10日
发明者田中宏一郎, 福本富彦 申请人:松下电器产业株式会社