专利名称：可实现临界区控制的微处理器结构的制作方法
技术领域：
本发明是有关微处理器的技术领域，尤指一种可实现临界区控制的微处理器结构。
在习知的微处理器中通常会提供一种对临界区(Critical Section)控制的方法来满足使用者在多重行程(Multi-Process)的环境时对于系统资源使用的控制，以避免各行程间冲突的发生，而一般所采用的方法即是使用测试与设定(Test and Set)的方式来达到对临界区的控制，其演算法是如下所示<pre listing-type="program-listing"><![CDATA[bool test-and-set(bool*s){//atomic function, //can not be ∥interruptedbool original=s；s=true；return original；}]]></pre>而对应的程序端的使用例为<pre listing-type="program-listing"><![CDATA[while(test-and-set(&sign));//if sign is true, //someone else is //in critical //section,wait.…Critical section here…sing=false;//leave critical section,make it //available to others.…Non-critical section…]]></pre>在一般的微处理器对于Test and Set的实现是将其整个函数功能包装在一个专属指令内，而达到不可分割的特性，以确保整个过程能一次执行完毕而不会在执行的中途被其它程序所中断。以最常见INTE1公司所生产的x86家族中的80386及80486等微处理器便是提供BTS(Test Bit Set)的专属指令来实现Test and Set的方法。然而此种以提供额外的专属指令来实现对于临界区使用的控制的方式，对于微处理器而言将必须有较多的指令集数目，甚至导致必须使用较长的指令长度，并且也会增加微程序的复杂度与大小，对于应用程序的开发者而言更必须使用专属的指令才能作到临界区的控制及系统资源的管理，因此，前述习知微处理器对于临界区使用的控制的方式实有予以改进的必要。
创作人爰因于此，本于积极创新的精神，亟思一种可以解决上述问题的“可实现临界区控制的微处理器结构”，几经研究实验终至完成此项新颖进步的创作。
本发明的一目的是在提供一种可实现临界区控制的微处理器结构，其以简单的电路而毋需专属的指令即可支援临界区的控制。
本发明的另一目的是在提供一种可实现临界区控制的微处理器结构，其可实现安全的资料重制。
为达前述的目的，本发明的可实现临界区控制的微处理器结构是以一指令暂存器来保持微处理器所要执行的指令，并提供一判断逻辑单元以依据该指令暂存器的内容来控制微处理器的中断要求讯号线，以当该判断逻辑单元在判定该指令暂存器所保持的内容为一载入指令或储存指令时，将该中断要求讯号线予以关闭，而得以利用在载入指令执行后或储存指令执行前关闭中断服务要求来达成临界区的控制，故当在载入与储存的地址相同时，即可实现临界区的控制，而地址不同时，并可实现安全的资料重制。
由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请专利。
为使贵审查委员能进一步了解本发明的结构、特征及其目的，兹附以固式及较佳具体实施例的详细说明如后，其中
图1是本发明的可实现临界区控制的微处理器结构的功能方块图。
图2是本发明的可实现临界区控制的微处理器结构的一较佳实施例的结构图。
图3是本发明的可实现临界区控制的微处理器结构的另一较佳实施例的结构图。
图4是本发明的可实现临界区控制的微处理器结构的又一较佳实施例的结构图。
图5是本发明的可实现临界区控制的微处理器结构的再一较佳实施例的结构图。
为改善微处理器对临界区控制的实现方式，首先经由对一般测试与设定(Test and Set)的临界区控制指令的分析可知，其具有下列特性(1)Test and Set指令乃是由一条载入(Load)及储存(Store)的指令所组成。
(2)Test and Set中的载入及储存两条指令的执行过程是不可以被分割的。
(3)中断服务要求是在一条指令执行完毕后或者是执行前才会被检查是否被触发。
根据上述特性，本发明的可实现临界区控制的微处理器结构是在载入指令执行后或是储存指令执行前则关闭中断服务要求的检查，以使载入及储存两指令间是连续执行而不会被分割的，而可实现对临界区的控制，至于是载入或是储存只需择一即可实施。
图1即显示本发明的可实现临界区控制的微处理器结构的功能方块图，其主要是以中断要求讯号线11、指令暂存器12、判断逻辑单元13及解码器15来提供指令解码及中断触发的功能，并实现对临界区的控制，其中，该指令暂存器12是用以保持微处理器所要执行的指令，并由该解码器15对该指令进行解码以执行之，而该判断逻辑单元13是依据该指令暂存器13的内容来控制该中断要求讯号线，以当该判断逻辑单元13在判定该指令暂存器所保持的内容为一载入指令或储存指令时，该判断逻辑单元13是在其输出产生一逻辑1的输出状态，否则即输出逻辑0的状态，而该中断要求讯号线11并与该判断逻辑单元13的输出连接至一结合器14的正、反输入端，据以对中断要求与该判断逻辑单元13的输出的反相值进行逻辑与(AND)的运算，该结合器14的输出则馈至该解码器15。
藉由上述微处理器的结构，当该指令暂存器12所要执行的指令是为一载入或储存指令时，该判断逻辑单元13的输出为逻辑1，经由该结合器14的运算，此逻辑1经反相为逻辑0并与中断要求进行逻辑及的运算，实质上即是将该中断要求讯号线11予以关闭，可达成使载入及储存两指令间是连续执行而不会被分割的效果，反之，当该指令暂存器12所要执行的指令非为一载入或储存指令时，该中断要求讯号线11是透过该结合器14而馈至该解码器15，以允许中断确认的产生。
因此，当载入与储存的地址相同时，即可实现临界区的控制，而地址不同时，并可实现安全的资料重制(data duplicate)，亦即在以载入及储存指令来重制资料的过程中，不会受到中断的影响而破坏资料的安全性。又前述的载入或储存指令并不局限于对存储器(Memory)的存取，亦可使用对于输出输入端口(IO Port)的存取。
而对其它一般非从事临界区控制的载入或储存指令的执行，可藉由限制其定址模式以排除关闭中断服务的动作，亦即，该判断逻辑单元13仅当判定该指令暂存器12所保持的指令为微处理器用以存取临界区的指令的定址模式，才将该中断要求讯号线11予以关闭。此外，并可进一步藉由限制指令的次序(例如将载入与储存相间的次序改为连续的载入或储存)或是预先判断下一条指令是否为储存及其它近似的方式而排除大部分的情形，对于未能排除的情况而言，由于此种功能只是关闭中断服务要求的检查，所以只会造成中断服务程序延后一个指令时间发生(载入执行所需的时间)，而由于载入指令执行耗时甚短，所以即使在误判的情形下对于功能面与结果亦无影响。
参照图2所示的一较佳实施例，其是以一比较器21来对指令暂存器12的内容与一载入指令相比，据以达成前述可实现临界区控制的微处理器结构的判断逻辑单元13的功能，而当该比较器21比较的结果为相同时，其将该中断要求讯号线11予以关闭，因此可在载入指令执行后关闭中断服务要求，而实现对临界区的控制。
图3则显示本发明的另一较佳实施例，其是以一比较器31来对指令暂存器12的内容与一储存指令相比，据以达成前述可实现临界区控制的微处理器结构的判断逻辑单元13的功能，而当该比较器31比较的结果为相同时，其将该中断要求讯号线11予以关闭，因此可在储存指令执行前关闭中断服务要求，而实现对临界区的控制。
图4则显示本发明的又一较佳实施例，其是以一比较器41、一存储单元42及一结合器43来实现前述可实现临界区控制的微处理器结构的判断逻辑单元13，其中，该比较器41是对指令暂存器12的内容与一载入指令或一储存指令相比，以当比较结果为相同时，其比较输出为1，而当比较结果为不同时，其比较输出为0，该存储单元42是较佳地为一栓锁器，为用以保持该比较器41于前一指令周期所产生的比较输出，且该比较器41所产生的比较输出与该存储单元42所保持的比较输出并连接至一该结合器43的正、反输入端，据以将目前的比较输出与前一周期的比较输出的反相值进行逻辑与(AND)的运算，该结合器43的输出即是用以控制中断要求讯号线11，亦即将中断要求讯号线11与该结合器43的输出连接至另一结合器14的正、反输入端，以将前述结合器43的输出的反相值与该中断要求讯号线11进行逻辑与的运算，而可在该比较器41的比较输出为1，且该存储单元42所保持的比较输出为0时，将该中断要求讯号线11予以关闭，故除可藉由在载入指令执行后或储存指令执行前关闭中断服务要求来实现对临界区的控制之外，并能进一步排除连续的载入或储存指令执行所可能导致的误判。
图5是显示本发明的再一较佳实施例，其是以一第一比较器51、一第二比较器52及一逻辑与门53来实现前述可实现临界区控制的微处理器结构的判断逻辑单元13，其中，该第一比较器51是对指令暂存器12的内容与一载入指令相比，以当比较结果为相同时，其比较输出为1，而当比较结果为不同时，其比较输出为0，该第二比较器52是用以对下一指令周期所要执行的指令进行预先比较，而下一指令周期所要执行的指令是由一预取暂存器54所保持，因此，该第二比较器52即是对该预取暂存器54的内容与一储存指令相比，以当比较结果为相同时，其比较输出为1，而当比较结果为不同时，其比较输出为0，而该第一比较器51所产生的比较输出与该第二比较器52所产生的比较输出并连接至该逻辑与门53的输入端，据以将两比较器51,52的输出进行逻辑及的运算，该逻辑与门53的输出即是用以控制中断要求讯号线11，亦即将该中断要求讯号线11与该逻辑与门53的输出连接至结合器14的正、反输入端，以将该逻辑与门53的输出的反相值与该中断要求讯号线11进行逻辑及的运算，而可在该第一及第二比较器51,52的比较输出均为1时，将该中断要求讯号线11予以关闭，以达成在载入指令执行后并储存指令执行前关闭中断服务要求的效果，而能进一步降低误判的可能。
经由前述的说明可知，相对于习知以提供额外的专属指令支援临界区控制的方式，本发明的可实现临界区控制的微处理器结构具有下列的好处(1)不需提供额外的专属指令即可支援临界区的控制，指令集数目较少。
(2)只需简单的电路即可达到控制，可简化微程序的开发，不需特别实现专属控制指令。
(3)临界区的控制可以与指令的执行期间同时并行，因此对于各指令执行的时序上并不会增加。
(4)对于程序的开发者而言可以很宜觉的使用一般指令而达到临界区的控制，无须特别呼叫专属的指令。
(5)本发明亦提供一种安全的资料重制方式。
综上所陈，本发明无论就目的、手段及功效，在在均显示其迥异于习知技术的特征，为微处理器于实现临界区控制的设计上的一大突破，恳请贵审查委员明察，早日赐准专利，以嘉惠社会，实感德便。惟应注意的是，上述诸多实施例仅是为了便于说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。
权利要求
1．一种可实现临界区控制的微处理器结构，其特征在于，主要包括一中断要求讯号线；一指令暂存器，是保持微处理器所要执行的指令以及。一判断逻辑单元，其依据该指令暂存器的内容来控制该中断要求讯号线，以当该判断逻辑单元在判定该指令暂存器所保持的内容为一载入指令或储存指令时，将该中断要求讯号线予以关闭。
2．根据权利要求1所述的可实现临界区控制的微处理器结构，其特征在于，其中该判断逻辑单元并当判定该指令暂存器所保持的内容为特定的定址模式的指令时，将该中断要求讯号线予以关闭。
3．根据权利要求2所述的可实现临界区控制的微处理器结构，其特征在于，其中该特定的定址模式是为微处理器用以存取临界区的指令的定址模式。
4．根据权利要求1所述的可实现临界区控制的微处理器结构，其特征在于，其中该判断逻辑单元为一比较器，以对该指令暂存器的内容与一载入指令或一储存指令相比，并当比较的结果为相同时，将该中断要求讯号线予以关闭。
5．根据权利要求1所述的可实现临界区控制的微处理器结构，其特征在于，还包含一结合器以将该中断要求讯号线及该比较器的输出的反相值进行逻辑及的运算，藉以在该比较器的比较结果为相同而其输出为1时，将该中断要求讯号线予以关闭。
6．一种可实现临界区控制的微处理器结构，其特征在于，主要包括一中断要求讯号线；一指令暂存器，是保持微处理器所要执行的指令一比较器，其是对该指令暂存器的内容与一载入指令或一储存指令相比，以产生一比较输出；以及一存储单元，是用以保持该比较器于前一指令周期所产生的比较输出；其中，当该比较器的比较输出代表比较结果为相同，且该存储单元所保持的比较输出代表比较结果为不同时，该中断要求讯号线是被关闭。
7．根据权利要求6所述的可实现临界区控制的微处理器结构，其特征在于，其中还包含一第一结合器及一第二结合器，该第一结合器是将该比较器所产生的比较输出与该存储单元所保持的比较输出反相值进行逻辑及的运算，该第二结合器是将该第一结合器的输出的反相值与该中断要求讯号线进行逻辑及的运算，藉以在该比较器的比较结果为相同而其比较输出为1，且该存储单元所保持的比较输出为0时，将该中断要求讯号线予以关闭。
8．根据权利要求7所述的可实现临界区控制的微处理器结构，其特征在于，其中该存储单元是为一栓锁器。
9．一种可实现临界区控制的微处理器结构，其特征在于，主要包括一中断要求讯号线；一指令暂存器，是保持微处理器所要执行的指令一预取暂存器，是预先读取微处理器所要执行的下一个指令；一第一比较器，其是对该指令暂存器的内容与一载入指令相比，以产生一第一比较输出以及一第二比较器，其是对该预取暂存器的内容与一储存指令相比，以产生一第二比较输出；其中，当该第一比较输出及该第二比较输出均代表比较结果为相同时，该中断要求讯号线是被关闭。
10．根据权利要求7所述的可实现临界区控制的微处理器结构，其特征在于，还包含一逻辑与门及一结合器，该逻辑与门是对该第一比较输出及该第二比较输出进行逻辑与的运算，该结合器是将该逻辑与门的输出的反相值与该中断要求讯号线进行逻辑与的运算，藉以在该第一及第二比较器的比较结果均为相同而该第一及第二比较输出均为1时，将该中断要求讯号线予以关闭。
全文摘要
一种可实现临界区控制的微处理器结构,是以一指令暂存器来保持微处理器所要执行的指令,提供一判断逻辑单元来控制微处理器的中断要求讯号线,判断逻辑单元是将指令暂存器的内容与一储存指令相比,当比较的结果为相同时,将中断要求讯号线予以关闭,而得以利用在载入指令执行后或储存指令执行前关闭中断服务要求来达成临界区的控制,故当在载入与储存的地址相同时,即可实现临界区的控制,而地址不同时,并可实现安全的资料重制。
文档编号G06F9/305GK1304087SQ9912604
公开日2001年7月18日 申请日期1999年12月13日 优先权日1999年12月13日
发明者刘德忠, 李桓瑞, 陈泳成 申请人:凌阳科技股份有限公司