使用高阻抗电压源控制开关的阻抗以提供更有效钟控的制作方法
【技术领域】
[0001]所公开的实施方案涉及钟控系统，并且更具体地涉及用于在钟控系统的操作模式之间进行切换的开关。
【背景技术】
[0002]功率消耗是电路设计的关键方面。这对电池供电的移动系统尤其如此。所不希望的功率损失的许多来源可发现于集成电路中，如晶体管中的漏泄电流和归因于不合需要的电阻负载或电容负载的功率损失。虽然功率消耗在移动电池供电的装置中是关键的，但是功率消耗在其它环境中也是重要的，如其中每个处理器的功率节省增加许多倍的服务器群。因此，提高集成电路操作的效率对于延长电池寿命并且更一般来说对于减少能量消耗是合乎需要的。
[0003]本发明的公开内容
[0004]在一些实施方案中，设备包括开关，开关被耦接以在闭合时在开关的输入节点处接收时钟信号并且在开关的输出节点处供应时钟信号。第一高阻抗电压源被耦接以向开关的第一晶体管的第一栅极节点供应第一电压。
[0005]在一些实施方案中，方法包括从耦接至开关的第一晶体管的栅极的第一高阻抗电压源供应第一电压。从耦接至开关的第二晶体管的栅极的第二高阻抗电压源供应第二电压。当开关闭合时，将时钟信号供应至第一晶体管和第二晶体管的相应第一载流节点，并且第一晶体管和第二晶体管的相应第二载流节点将时钟信号供应至电感器。
[0006]在一些实施方案中，集成电路的时钟系统包括具有第一晶体管和第二晶体管的开关。当开关闭合时，开关接收时钟并且将时钟信号供应至电感器。电感器在开关闭合时与集成电路的时钟系统的电容形成谐振电路，并且在开关断开时与时钟系统的电容断开连接。第一高阻抗电压源和第二高阻抗电压源将相应第一电压和第二电压供应至开关，以使得为第一晶体管的第一栅极节点维持第一接近恒定超驰电压，并且为第二晶体管的第二栅极节点维持第二接近恒定栅极超驰电压。
[0007]在一些实施方案中，使用选择性地将电感器耦接至时钟系统的第一电路来实现低导通电阻。电路包括将电感器的第一端子耦接至第一电源电压的第一晶体管和将电感器的第一端子耦接至第二电源电压的第二晶体管。
[0008]附图简述
[0009]通过参看附图，可以更好地理解本发明，并且可以使本发明的众多目标、特征和优点对于本领域的技术人员来说显而易见。
[0010]图1示出根据一些实施方案的支持谐振钟控和常规钟控二者的双模式钟控系统的简化模型。
[0011]图2示出根据一些实施方案的示例性时钟电压和模式开关电流波形。
[0012]图3示出根据一些实施方案的模式开关的简化模型。
[0013]图4不出根据一些实施方案的模式开关分级权衡。
[0014]图5示出根据一些实施方案使用高阻抗电压源驱动模式开关的栅极端子的简化示意图。
[0015]图6A示出根据一些实施方案当模式开关闭合时相对于时钟电压的nFET和pFET栅极电压。
[0016]图6B示出根据一些实施方案当模式开关断开时相对于时钟电压的nFET和pFET栅极电压。
[0017]图7示出根据一些实施方案的产生开关的栅极电压的高阻抗电压发生器的示例性开关电容器实现方式。
[0018]图8示出根据一些实施方案的产生开关的栅极电压的高阻抗电压发生器的示例性开关电容器实现方式。
[0019]图9示出基于模式开关的位置来实现低导通电阻的实施方案。
[0020]在不同图中使用相同参考符号指示类似或相同项目。
[0021]实施本发明的方式
[0022]将高阻抗电压源用于在谐振钟控系统中使用的开关的栅极端子减小开关针对给定开关宽度的接通电阻并且在开关断开时提供通过开关的减少的漏泄，从而提高多个频率下的钟控效率。
[0023]在现今大多数高性能数字电路中，由于连接至时钟网络的大量寄生电容，时钟分配网络占总功率消耗的相当大的部分。实施更节能时钟分配的一种技术是谐振钟控。
[0024]图1示出根据一些实施方案的谐振时钟系统100的简化模型。谐振时钟系统100可为微处理器、图形处理器或具有时钟系统的其它集成电路的一部分。谐振时钟系统100的明显特征是使用与寄生网络电容(C) 103并联连接的电感(L) 101。时钟驱动器102的作用是只补充在由电感器101和寄生网络103形成的LC系统的寄生电阻中损失的能量。因此，谐振时钟依赖于有效LC谐振来获得能量效率。对于没有寄生电阻的理想电感器和互连件，时钟网络将在零能量散逸下振动。谐振钟控在接近于谐振频率的频率下最有效。
[0025]在比谐振频率低得多的频率下驱动谐振时钟网络产生妨碍处理器的正确操作的畸形时钟波形。现代微处理器在设计成在单一频率下谐振的纯谐振时钟网络不能支持的频率范围内操作。解决广泛频率范围的一种方法使用双时钟操作模式。在接近谐振频率的频率下，处理器以谐振时钟模式操作。在谐振钟控可稳健地操作的范围之外的频率下，时钟系统以常规模式或非谐振模式运作。谐振模式与非谐振模式之间的切换使用与电感器101串联的模式开关104。模式开关104在谐振操作(rclk)期间闭合以形成LC电路并且在常规模式(cclk)中断开以便使电感器与时钟系统断开连接。出于本文中的目的，模式开关104(MSw)如图1中示出定位。使用模式开关104提供双模式时钟的所需功能，但是增大LC储能电路的电阻，从而降低谐振钟控效率。
[0026]图2示出与模式开关104相关联的示例性时钟电压201和电流波形203。在图1的实施方案中，模式开关104包括pFET装置107和nFET装置109。时钟电压在其循环期间从接地转变到Vdd，并且因此，当时钟信号接近Vdd (接地)从而造成电阻增大时，nFET (pFET)装置经历显著减小的栅极超驰电压。栅极超驰电压是栅极与源极之间的电压(Vgs)超过阈值电压的部分。因此，当时钟信号处于其最高电压、近似Vdd时，源极电压与栅极电压之间的差异(当nFET接通时)处于最小值。由减小的栅极超驰电压造成的增大的电阻可使用较大开关来减小。
[0027]图3示出模式开关的简化图。模式开关104包括栅极至漏极电容(Cgd) 301和302以及栅极至源极电容(Cgs) 303和304。另外，开关104包括示出为电阻305的电阻。由于流经电阻模式开关104和电感器101的较高电流，较大开关增大时钟网络上的电容负载，从而不仅增加常规模式下而且增加谐振模式下的耗散。图4示出开关的开关电阻与电容负载之间的权衡，这导致整个系统的显著低效率。权衡与开关尺寸有关。较小开关由于减小的负载而提供较高常规时钟效率，例如与403相比在401处。较大开关提供高达某一点的改进的谐振钟控性能，例如与405相比在407处。因此，试图获得一种操作模式例如谐振钟控的效率牺牲非谐振操作模式下的效率，反之亦然。
[0028]向时钟网络提供的模式开关电阻与电容负载之间的权衡所导致的低效率的一种现有解决方案是使用低阈值电压(Vth)装置。然而，所述技术不提供显著电阻减小，尤其在其中功率效率对于获得改进的性能尤其重要的较高电压下。与使用模式开关相关联的另一个问题是漏泄电流。使用低接通电阻模式开关意味着在模式开关关断时通过它的漏泄电流较高。使用低Vth装置减小接通/关断电流比，从而增加在模式开关断开时通过开关的漏泄。通过开关的较高漏泄导致另外的不合需要的功率耗散。
[0029]因此，一些实施方案通过以下方式解决低Vth装置的缺点:通过显著减小模式开关104在给定开关宽度下的接通电阻来提高模式开关104的帕累托效率。减小的电阻可用于提高谐振模式下的效率，或通过模式开关宽度减小来权衡以改进常规模式钟控。它还允许减小在模式开关断开时通过开关的漏泄。
[0030]图5示出减小模式开关104在给定开关宽度下的接通电阻并且在开关断开时提供通过模式开关的减少的漏泄的实施方案的简化示意图。代替干线内信号驱动模式开关104的栅极，高阻抗电压源Vgn 501和Vgp 503用于允许栅极电压随着模式开关104的源极电压/漏极电压转变。使用高阻抗电压源允许获得关于模式开关104的设计的更好帕累托效率。因为栅极端子在AC意义上可被认为是浮动端子，并且在最佳情况下，时钟节点上的负载从2Cdg(根据图3)下降至Cdg，所以使用高阻抗电压源还允许在常规模式下时减小时钟网络上的负载的附加益处。假设Cdg近似等于Csg。如果栅极是浮动的并且模式开关关断，那么存在由两个串联电容器组成的两个并联路径。这些路径中的每一个的电容是大约Cdg/2并且因而，所得电容是Cdg。
[0031]图6A示出当模式开关104闭合以处于谐振模式下时，模式开关的nFET装置和pFET装置的施加栅极电压以及时钟信号的波形。注意到栅极信号601和603如何随着时钟信号605转变，从而维持导通晶体管中的接近恒定栅极超驰，同时确保不超过可靠性限度。几乎或基本上恒定意味着在典型实施方案中，取决于系统的需要，栅极超驰电压变化不超过例如大约10%或更小。栅极超驰的变化量取决于电源的阻抗。如果电源阻抗无限高，栅极超驰实际上将几乎恒定(例如，小于I %变化)。随着阻抗变低，栅极电压较少地追随源极电压/漏极电压，直到最终当电源具有零阻抗时，栅极电压完全不追随源极漏极电压。因此，取决于阻抗，一些实施方案可具有变化超过10%的栅极超驰但是变化对于提高模式开关的电导率来说足够小。
[0032]仍然参看图6A，在使用高阻抗电压源时，例如以栅极信号601示出的栅极电压追随时钟信号605。图6A示出栅极电压与时钟信号同步地在由电源Vgn 501供应的电压电平602周围转变。由于从源极和漏极经过Cgd和Cgs (参见图3)进入栅极所经历的阻抗，栅极信号追随时钟信号。如果例如阻抗较低，例如是零阻抗，那么栅极将恰好束缚于此电压，不论栅极和源极电压转变如何。另一方面，如果阻抗较高，那么在Cgd和Cgs与电源电阻串联情况下，经历高通滤波器。对于高频率时钟，几乎所有电压转移至栅极节点。当然，在具有高通滤波器情况下，如果时钟实际上较慢，电源电压需要非常大的阻抗以允许栅极电压追随。
[0033]图6B示出模式开关104断开时模式开关104在具有高阻抗电压源情况下的操作。注意到栅极信号611和613随着时钟信号615转变，从而维持导通晶体管中的接近恒定栅极超驰，同时确保不超过可靠性限度。使用高阻抗电压源将大幅减少处于断开状态时的漏泄，图6B示出。
[003