专利名称：一种高激励电压的压电晶片电阻抗测试系统的制作方法
技术领域：
本发明涉及一种高激励电压的压电晶片电阻抗测试系统，其属于压电阻抗法结构 健康监测领域。
背景技术：
迄今为止，尚未见到利用波形发射卡配合数字示波器进行压电晶片激励及电阻抗 测量的实用化方法。目前，压电阻抗技术作为一种新兴的结构健康监测方法，已经在航空航 天、土木建筑、精密机械等多个领域获得了广泛应用。压电晶片激励与电阻抗信号测量是压 电阻抗技术的核心问题。目前广泛使用的设备是阻抗分析仪(如HP 4194A)，它属于一种精 密的专用测量设备。阻抗分析仪具有测试频率范围宽、测量速度快、可测参数全等优点，但 也存在明显不足。如美国学者 Liang 等在“Electro-mechanical impedance modeling of active materialsystems” 一文中指出，阻抗分析仪的一个重要缺点是它用于激励压电晶 片的电压过低(通常小于2V)。当采用压电阻抗技术对大型设备进行结构健康监测时，压电 晶片需要很高的驱动电压，阻抗分析仪提供的低电压不能够对压电晶片进行充分激励，会 导致某些监测频段的信噪比下降。此外，美国学者Peairs等在“Improving accessibility of the impedance-based structural health monitoringmethod"——文中也指出，阻抗分 析仪价格昂贵、设备笨重不便于携带，且它不属于常规实验设备，阻抗测量只用到了其功能 的一小部分，使用它有大材小用之嫌。
发明内容
本发明的目的是提供一种高激励电压的压电晶片电阻抗测试系统。它应克服阻抗 分析仪激励电压低，应用于大型设备结构健康监测时压电晶片激励不充分，信噪比下降的 缺点。此外，该系统尽可能使用实验室常规设备以降低成本。本发明的技术方案是一种高激励电压的压电晶片电阻抗测试系统，计算机、波形 发射卡、铜箔、压电晶片、阻抗测量电路及数字示波器之间依次采用电气连接；使用强力胶 将所述铜箔粘贴于试样的待监测部位，在铜箔边缘焊接下电极导线，在所述压电晶片上表 面焊接上电极导线，并使用强力胶将压电晶片粘贴于铜箔的上表面；将粘贴有压电晶片的 试样放置于泡沫板上；测量压电晶片的电阻抗信号时采用的步骤如下(1)按选定的测试频率范围确定出阻抗测量电路中参考电阻的阻值；(2)连接电阻抗测试系统，校正数字示波器；(3)利用波形发射卡的中幅度电压输出方式激发压电晶片产生振动信号，此时激 发电压范围可达到10-35V，在幅度调制模式菜单下设置波形发射卡的工作参数，包括输出 波形、波形包络、输出频率、输出电压和触发类型；(4)利用数字示波器测量出阻抗测量电路两端的输入电压Vtl和参考电阻两端的分 电压V1，并测量出两个电压之间的时间差At;(5)利用公式1计算出压电晶片的电阻抗模值，利用公式2计算出压电晶片的电阻
3抗相位，利用公式3和4分别计算出压电晶片电阻抗的实部和虚部；
V -V
剛么、式1々拔公式2 少=公式3 :Re(Z) = Z-cos屮公式4 :Im(Z) = Z-sin屮其中Z是压电晶片的电阻抗模值，V0是施加于阻抗测量电路两端的输入电压，V1 是参考电阻两端的分电压，Rs为参考电阻，识是压电晶片的电阻抗相位，f是波形发射卡的输 出频率，At是％和V1之间的时间间隔，Re(Z)是压电晶片电阻抗的实部，Im(Z)是压电晶 片电阻抗的虚部。上述技术方案先借助强力胶和铜箔将压电晶片粘贴于试样待监测部位，选定监测 频率范围后根据表1选出参考电阻的阻值，进行系统连接及仪器校正。设定波形发射卡的 工作参数，激励压电晶片。其中“输出波形”设定为“正弦”，“波形包络”设定为“恒定包络”， “触发类型”设定为“恒定”。采用中幅度电压输出方式时，频率和电压的输出范围分别为 0-2MHz和10-35V。使用数字示波器的两个通道分别测量施加于阻抗测量电路上的输入电 压Vtl及参考电阻两端的分电压V1,并测出Vtl和V1之间的时间间隔At。利用公式1计算出 压电晶片电阻抗的模值，利用公式2计算出压电晶片电阻抗的相位，之后利用公式3和4分 别计算出压电晶片电阻抗的实部和虚部。表1测试频率范围与参考电阻阻值匹配关系 本发明的有益效果是这种高激励电压的压电晶片电阻抗测试系统由计算机、波 形发射卡、试样、压电晶片、泡沫板、阻抗测量电路以及数字示波器组成。首先利用波形发射 卡的中幅度电压输出方式激励粘贴于试样表面的压电晶片。试样发生损伤时其机械阻抗将 发生变化，由于压电晶片与试样之间的机电耦合作用，机械阻抗的变化将会表现为压电晶 片电阻抗信号的变化。利用伏安法对压电晶片电阻抗信号进行测量。采用数字示波器分别 测出阻抗测量电路两端的输入电压，参考电阻两端的分电压及两者之间的时间间隔。进而 计算出压电晶片电阻抗的模值、相位、实部和虚部。波形发射卡在0-2MHz频率范围内可以 提供10-35V的高输出电压，克服了阻抗分析仪输出电压低，压电晶片激励不充分的缺点。 本方法所用设备简单，操作方便，易于实用化，测量精度高，可重复性好，有助于压电阻抗技 术的进一步推广和应用，具有较大的经济效益和社会效益。
下面结合附图和实施例对本发明作进一步说明。图1是一种高激励电压的压电晶片电阻抗测试系统装置连接示意图。图2是阻抗测量电路原理图。图3是一维梁试样裂纹损伤制作示意图。图4是一维梁试样不同裂纹损伤状态压电晶片电阻抗模值测试结果。图5是一维梁试样不同裂纹损伤状态压电晶片电阻抗相位测试结果。图6是一维梁试样不同裂纹损伤状态压电晶片电阻抗实部测试结果。图7是一维梁试样不同裂纹损伤状态压电晶片电阻抗虚部测试结果。图中1、计算机，2、波形发射卡，3、泡沫板、4、一维梁试样，5、铜箔，6、压电晶片，7、 阻抗测量电路，8、数字示波器。
具体实施例方式图1所示是一种高激励电压的压电晶片电阻抗测试系统装置连接示意图。计算 机1、波形发射卡2(ARB-1410)、铜箔5、压电晶片6(PZT)、阻抗测量电路7及数字示波器 8 (TDS-2012型)之间依次采用电气连接。使用强力胶将铜箔5粘贴于一维梁试样4的待监 测部位，在铜箔5边缘焊接下电极导线，在压电晶片6的上表面焊接上电极导线并使用强力 胶将其粘贴于铜箔5的上表面。将粘贴有压电晶片6的一维梁试样4放置于泡沫板3上。 图2所示为阻抗测量电路7的原理图。利用伏安法测量压电晶片6的电阻抗信号时，电阻 抗等于其两端电压与流经其电流的比值。阻抗测量电路7相当于一个分压电路，压电晶片6 两端的电压等于阻抗测量电路7的输入电压Vtl与参考电阻两端分电压V1的差值，即Vtl-V115 流经压电晶片6的电流等于流经参考电阻Rs的电流，即V/Rs。图3为一维梁试样4裂纹损 伤制作示意图。一维梁试样4的尺寸为350X16. 6X5mm，圆形压电晶片6的直径为14mm， 厚度为0. 7mm,标称频率为2. 5MHz。借助强力胶和铜箔5将压电晶片6粘贴于一维梁试样4 左侧距端部75mm位置处。采用线切割方法首先在一维梁试样4的A位置处制作一条尺寸 为16. 6 X 0.2 X 1.5mm的裂纹，模拟一维梁试样4所处的第一种损伤状态。之后在一维梁试 样4的B和C位置处各增加一条相同尺寸的裂纹，模拟一维梁试样4所处的第二和第三种 损伤状态。在原始及三种不同损伤状态下分别测量压电晶片6电阻抗信号的模值、相位、实 部和虚部，测量结果如图4、图5、图6和图7所示。测量压电晶片6的电阻抗信号时，首先 选定监测频率范围为120-135kHz，按照表1给出的测试频率范围与参考电阻阻值的匹配关 系确定出参考电阻的阻值为10 Ω。然后利用强力胶和铜箔5将压电晶片6粘贴到图3所示 位置。按照图1所示将计算机1、波形发射卡2、铜箔5、压电晶片6、阻抗测量电路7及数字 示波器8进行电气连接。校正数字示波器8之后，借助计算机1控制波形发射卡2输出IOV 正弦电压信号对压电晶片6进行信号激励，相邻激励点之间的频率间隔为0. IkHz0利用数 字示波器8测出各激励频率点处阻抗测量电路7两端的输入电压Vtl和参考电阻两端的分电 压V1，并测量出两个电压之间的时间差At。利用公式1计算出压电晶片6电阻抗的模值， 利用公式2计算出压电晶片6电阻抗的相位，利用公式3和4分别计算出压电晶片6电阻 抗的实部和虚部。
权利要求
一种高激励电压的压电晶片电阻抗测试系统，其特征是计算机(1)、波形发射卡(2)、铜箔(5)、压电晶片(6)、阻抗测量电路(7)及数字示波器(8)之间依次采用电气连接；使用强力胶将所述铜箔(5)粘贴于试样(4)的待监测部位，在铜箔(5)边缘焊接下电极导线，在所述压电晶片(6)上表面焊接上电极导线，并使用强力胶将压电晶片(6)粘贴于铜箔(5)的上表面；将粘贴有压电晶片(6)的试样(4)放置于泡沫板(3)上；测量压电晶片(6)的电阻抗信号时采用的步骤如下(1)按选定的测试频率范围确定出阻抗测量电路(7)中参考电阻的阻值；(2)连接电阻抗测试系统，校正数字示波器(8)；(3)利用波形发射卡(2)的中幅度电压输出方式激发压电晶片(6)产生振动信号，此时激发电压范围可达到10 35V，在幅度调制模式菜单下设置波形发射卡(2)的工作参数，包括输出波形、波形包络、输出频率、输出电压和触发类型；(4)利用数字示波器(8)测量出阻抗测量电路(7)两端的输入电压V0和参考电阻两端的分电压V1，并测量出两个电压之间的时间差Δt；(5)利用公式1计算出压电晶片(6)的电阻抗模值，利用公式2计算出压电晶片(6)的电阻抗相位，利用公式3和4分别计算出压电晶片(6)电阻抗的实部和虚部；公式1 <mrow><mi>Z</mi><mo>=</mo><mfrac> <mrow><msub> <mi>V</mi> <mn>0</mn></msub><mo>-</mo><msub> <mi>V</mi> <mn>1</mn></msub> </mrow> <mrow><msub> <mi>V</mi> <mn>1</mn></msub><mo>/</mo><msub> <mi>R</mi> <mi>s</mi></msub> </mrow></mfrac> </mrow>公式2公式3公式4其中Z是压电晶片(6)的电阻抗模值，V0是施加于阻抗测量电路(7)两端的输入电压，V1是参考电阻两端的分电压，Rs为参考电阻，是压电晶片(6)的电阻抗相位，f是波形发射卡(2)的输出频率，Δt是V0和V1之间的时间间隔，Re(Z)是压电晶片(6)电阻抗的实部，Im(Z)是压电晶片(6)电阻抗的虚部。FSA00000194839400012.tif,FSA00000194839400013.tif,FSA00000194839400014.tif,FSA00000194839400015.tif
全文摘要
一种高激励电压的压电晶片电阻抗测试系统，属于压电阻抗法结构健康监测领域。该系统首先利用铜箔和强力胶将压电晶片固定到试样待监测部位，选定监测频率范围和参考电阻的阻值，连接并校正阻抗测试系统。然后利用波形发射卡激励压电晶片，在选定的监测频率范围内以0.1kHz为间隔进行逐点激励和阻抗测量。在激励压电晶片的同时利用数字示波器测量出阻抗测量电路两端的输入电压，参考电阻两端的分电压及两者之间的时间差。最后计算出压电晶片电阻抗的模值、相位、实部和虚部信号。本套测试系统激励电压高达10-35V，所选用仪器均为实验室常规设备，操作简单，测量精度高，重复性好，特别适用于大型结构和工厂的在线监测。
文档编号G01R27/02GK101915876SQ20101022963
公开日2010年12月15日 申请日期2010年7月16日 优先权日2010年7月16日
发明者吴迪, 李喜孟, 李继承, 林莉, 雷明凯 申请人:大连理工大学