部的debug (调试)模块的编译选项dbg_spiflash_we的bool状态，将debug模块中的编译开关设置成SPI写模式。之后，处理器通过处理器的SPI接口将语音信息输出给与处理器直接连接的EPLD芯片，并由EPLD芯片将语音信息输出给SPI FLASH。在图4中，可以通过OSP Stud1将预先存储好的音频信息存储到SPI FLASH中。之后，将debug开关切换，进行后续的读取播放的操作。
[0037]本发明实施例中，EPLD芯片从存储器中读取语音信息的时钟，与EPLD芯片将转换后的语音信息输出到音频CODEC芯片的时钟，保持时钟同步。进一步的，EPLD芯片的输入时钟作为音频CODEC芯片的主时钟，音频CODEC芯片利用主时钟分频产生需要的采样时钟。EPLD芯片与存储器之间的时钟包括SCLK (串行时钟)，EPLD芯片与音频CODEC芯片之间的时钟包括BCLK (位时钟)，且SCLK与BCLK的频率相同。进一步，EPLD芯片与存储器之间的时钟具体包括SCLK，EPLD芯片与音频CODEC芯片之间的时钟具体包括BCLK和WCLK (字时钟)，并且将BCLK与WCLK或逻辑后产生的时钟作为SCLK。进一步的，EPLD芯片与音频CODEC芯片之间的时钟包括BCLK、WCLK和MCLK (系统时钟)，且BCLK和WCLK由MCLK分频产生。
[0038]如图5所示，为读取SPI FLASH和产生I2S时序的框图。EPLD芯片的输入时钟可以为25MHz，且EPLD芯片的输入时钟可以作为音频CODEC芯片的Master (主)时钟，音频CODEC芯片可以基于此Master时钟，通过内部分频产生AD转换(模数转换)和DA转换(数模转换)所需要的采样时钟。
[0039]BCLK和WCLK都是由MCLK分频产生，由于采用的输出语音信息的采样率为8KHz，16bit，双声道，因此，帧信号时钟WCLK为8.138KHz，每一帧信号内包含左右声道，每个声道中包含16bit，即BCLK为260.42KHz，SPI FLASH的时钟SCLK与BCLK的频率一样为260.42KHzo由于音频CODEC芯片的帧信号分左右声道，因此，SPI FLASH在读取语音信息时，该语音信息需要与音频CODEC芯片播放语音信息保持同步。因此，需要将BCLK与WCLK或逻辑后产生的时钟作为SPI FLASH的SCLK。在处理器控制发送读取命令后紧跟24bit的地址位，MOSI随着SCLK —起拍给SPI FLASH读取语音信息，之后MISO输入的语音信息以同样的位时钟，通过I2S的DATA传输给音频CODEC芯片进行语音的播放，具体的时序图如图6所示。
[0040]音频CODEC芯片的Master时钟为25MHz，其是由EPLD芯片的输入时钟直接透传所得到，BCLK为音频CODEC芯片的位时钟，表示一个bit传输的时钟，由MCLK分频得到260.42KHz，具体的时序图如图7所示。
[0041]音频CODEC芯片的DAC(Digital to Analog Converter，数字模拟转换器)输出的采样率为8.138KHz，分为左右声道，因此，WCLK的频率为8.138KHz，低电平表示左声道，高电平表示右声道，每个声道内包含16bit的数据，时钟为BCLK，频率为260.42KHz。因此，帧信号WCLK的时钟为8.138KHzo由于在进行语音信息读取时，左右声道的数据应该一样，因此，WCLK在低电平时从SPI FLASH读取语音信息，并传输给音频CODEC芯片进行播放；在高电平时，需要增加一个databuffer (数据缓冲器)来对前一个低电平的语音信息进行缓存，之后再进行语音信息的播放，此时，SPI FLASH的SCLK处于高电平，没有时钟输出，也不会从SPI FLASH中将语音信息读出，一旦下一个WCLK的低电平到来，则进行下一次16bit的语音信息的读取。
[0042]在音频CODEC芯片读取语音信息时，首先，需要发送读取命令00000011，其读取时序如图8所示。之后的24个bit时钟，将发送读取地址的24位地址线。然后，SPI FLASH会从SPI输出管脚输出8bit的语音信息，其存储的语音信息长度为8bit位宽，其语音信息大小将小于10KB，因此，控制CS在10K*8bit个时钟之后拉高CS，停止语音信息的输出，即一个语音播放完成。
[0043]基于上述技术方案，本发明实施例中，通过EPLD芯片进行音频功能实现，避免使用I2S接口芯片进行音频功能实现，该方式更加灵活，适用范围更广泛。具体的，当处理器不支持I2S接口时，通过EPLD芯片模拟I2S接口完成语音信息的转换，提高音频输出装置的灵活性，在不具有I2S接口的情况下可以通过EPLD芯片逻辑实现I2S接口功能，通过EPLD芯片实现从存储器中读取语音信息，并将语音信息通过EPLD芯片模拟I2S总线，实现让音频CODEC芯片播放语音信息。语音信息的播放不依赖于需要携带I2S接口芯片、I2S总线的MCU，只需要通过MIF接口读写存储器完成语音信息播放的功能。
[0044]通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。以上公开的仅为本发明的几个具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
【主权项】
1.一种音频输出装置，其特征在于，所述音频输出装置具体包括:可擦除可编辑逻辑器件EPLD芯片、处理器、音频编译码器CODEC芯片、存储器；其中，所述EPLD芯片与所述处理器连接，且所述EPLD芯片与所述音频CODEC芯片连接，并且所述EPLD芯片与所述存储器连接； 所述处理器，用于向所述EPLD芯片发送写入命令或者读取命令； 所述EPLD芯片，用于在接收到来自所述处理器的写入命令时，将语音信息写入到所述存储器；在接收到来自所述处理器的读取命令时，从所述存储器中读取语音信息，将所述语音信息转换为集成电路内置音频总线I2S接口格式的语音信息，并将转换后的语音信息输出到所述音频CODEC芯片； 所述存储器，用于存储语音信息，并将语音信息输出给所述EPLD芯片； 所述音频CODEC芯片，用于接收所述EPLD芯片输入的语音信息。
2.如权利要求1所述的音频输出装置，其特征在于， 所述EPLD芯片，具体用于在将语音信息写入到所述存储器的过程中，将串行外设接口SPI片选接口选通到所述存储器上，并利用来自所述处理器的整片擦除命令，擦除所述存储器中当前存储的语音信息，并通过所述SPI片选接口将需要播放的语音信息写入到所述存储器。
3.如权利要求1所述的音频输出装置，其特征在于， 所述EPLD芯片，具体用于在从所述存储器中读取语音信息的过程中，将SPI片选接口选通到所述存储器上，并基于来自所述处理器的读取命令中携带的播放地址，通过所述SPI片选接口从所述存储器中读取语音信息。
4.如权利要求1所述的音频输出装置，其特征在于， 所述EPLD芯片，还用于在将转换后的语音信息输出到所述音频CODEC芯片之后，当收到完成ready信号时，确定此次语音信息播放完毕；当未收到ready信号时，确定此次语音信息未播放完毕，并发送告警信息。
5.如权利要求1所述的音频输出装置，其特征在于， 所述EPLD芯片从所述存储器中读取语音信息的时钟，与所述EPLD芯片将转换后的语音信息输出到所述音频CODEC芯片的时钟，保持时钟同步。
6.如权利要求5所述的音频输出装置，其特征在于， 所述EPLD芯片的输入时钟作为所述音频CODEC芯片的主时钟，且所述音频CODEC芯片利用所述主时钟分频产生需要的采样时钟。
7.如权利要求5所述的音频输出装置，其特征在于，所述EPLD芯片与所述存储器之间的时钟包括串行时钟SCLK，所述EPLD芯片与音频CODEC芯片之间的时钟包括位时钟BCLK，所述SCLK与所述BCLK的频率相同。
8.如权利要求5所述的音频输出装置，其特征在于， 所述EPLD芯片与所述存储器之间的时钟具体包括SCLK，所述EPLD芯片与所述音频CODEC芯片之间的时钟具体包括BCLK和字时钟WCLK，将所述BCLK与所述WCLK或逻辑后产生的时钟作为所述SCLK。
9.如权利要求5所述的音频输出装置，其特征在于， 所述EPLD芯片与所述音频CODEC芯片之间的时钟包括BCLK、WCLK和系统时钟MCLK，所述BCLK和所述WCLK由所述MCLK分频产生。
10.如权利要求1-9任一项所述的音频输出装置，其特征在于，所述存储器具体包括SPI FLASH芯片，所述音频输出装置具体应用在板卡上。
【专利摘要】本发明公开了一种音频输出装置，包括：EPLD芯片、处理器、音频CODEC芯片、存储器；EPLD芯片与处理器连接，且EPLD芯片与音频CODEC芯片连接，并且EPLD芯片与存储器连接；处理器，用于向EPLD芯片发送写入命令或者读取命令；EPLD芯片，用于在接收到来自处理器的写入命令时，将语音信息写入到存储器；在接收到来自处理器的读取命令时，从存储器中读取语音信息，将语音信息转换为I2S接口格式的语音信息，并将转换后的语音信息输出到音频CODEC芯片；存储器，用于存储语音信息，并将语音信息输出给EPLD芯片；音频CODEC芯片，用于接收EPLD芯片输入的语音信息。本发明实施例中，通过EPLD芯片进行音频功能实现，避免使用I2S接口芯片进行音频功能实现，该方式更加灵活，适用范围更广泛。
【IPC分类】G06F3-16
【公开号】CN104615403
【申请号】CN201510008020
【发明人】冯亮, 刘艳雷
【申请人】大唐移动通信设备有限公司
【公开日】2015年5月13日
【申请日】2015年1月7日