一种服务器存储节点和服务器存储节点存储数据的方法
【技术领域】
[0001]本发明涉及计算机应用领域，特别涉及一种服务器存储节点和服务器存储节点存储数据的方法。
【背景技术】
[0002]服务器存储节点往往在出厂的时候就已经被模式化，主要是处理器通过标准的PCIE插槽搭配标准的raid卡进行存储扩展，存储扩展所用的磁盘被安插在一整块底板上，也就是说，在现有技术中，服务器存储节点的架构基本被固定化，而不能按照客户需求进行配置，例如:一些客户无须raid功能，那么现有的这种服务器存储节点即超出了这些客户的需求范围。因此，在现有技术中，无法对服务器存储节点进行弹性可变的配置。
【发明内容】
[0003]本发明提供一种服务器存储节点和服务器存储节点存储数据的方法，实现了对服务器存储节点进行弹性可变的配置。
[0004]一种服务器存储节点，包括:计算模块，背板互连模块和存储模块，其中，
[0005]所述计算模块包含至少两个板载Mezz.卡连接器、至少两个Mezz.卡和一个处理器;
[0006]每一个板载Mezz.卡连接器连接一个Mezz.卡，并对应一个存储模块；
[0007]每一个板载Mezz.卡连接器通过所连接的Mezz.卡接收所述处理器发送的数据，并将该数据转换为所述Mezz.卡对应的信号，并通过所述Mezz.卡发送所述Mezz.卡对应的信号；
[0008]所述背板互连模块，用于将所述板载Mezz.卡连接器与对应的存储模块互连，接收所述Mezz.卡发送的所述Mezz.卡对应的信号，并将该信号发送给对应的存储模块；
[0009]每一个存储模块，装配有至少一块硬盘，用于接收对应的所述板载Mezz.卡连接器所连接的Mezz.卡发送的信号，并将所述信号对应的数据存储于所述至少一块硬盘。
[0010]优选地，所述处理器包括Intel Broadwell-DE SOC处理器，所述IntelBroadwell-DE SOC处理器的总线16x PCIE3.0被分成4x PCIE3.0的四路总线；所述IntelBroadwell-DE SOC处理器将数据分为四部分，并通过4x PCIE3.0的四路总线分别发送所述四部分数据；
[0011]所述板载Mezz.卡连接器的个数为四个；所述存储模块的个数为四个；
[0012]所述4x PCIE3.0的四路总线分别与对应的四个板载Mezz.卡连接器相连；
[0013]每一个板载Mezz.卡连接器，通过所连接的Mezz.卡从相连的本路PCIE3.0总线接收所述Intel Broadwell-DE SOC处理器发来的数据。
[0014]优选地，所述Mezz.卡，用于将接收到的数据转换成为12x SATA或12x SAS信号，并发送所述12x SATA或12x SAS信号。
[0015]优选地，所述背板互连模块通过12x SATA接口或12x SAS接口将所述每一个板载Mezz卡连接器与对应的存储模块互连。
[0016]优选地，所述每一个存储模块装配有十二块硬盘，所述十二块硬盘包括3.5英寸硬盘和/或2.5英寸硬盘。
[0017]一种基于上述任一服务器存储节点实现数据存储的方法，将每一个板载Mezz.卡连接器与对应的存储模块互连，为每一个存储模块装配至少一块硬盘，还包括:
[0018]所述每一个板载Mezz.卡连接器中第一板载Mezz.卡连接器所连接的第一 Mezz.卡接收处理器发送的数据，并将该数据转换为所述第一 Mezz.卡对应的第一信号，并通过所述第一 Mezz.卡发送该第一信号；
[0019]背板互联模块接收所述第一信号，并将该第一信号发送给所述第一板载Mezz.卡连接器对应的第一存储模块；
[0020]所述第一存储模块接收所述第一信号，并存储所述第一信号对应的数据。
[0021]优选地，所述处理器为Intel Broadwell-DE SOC处理器，进一步包括:将所述Intel Broadwell-DE SOC 处理器的 16x PCIE3.0 分成 4x PCIE3.0 的四路总线；
[0022]所述4x PCIE3.0的四路总线分别与对应的四个板载Mezz.卡连接器相连；
[0023]所述第一 Mezz.卡接收处理器发送的数据，包括:所述第一 Mezz.卡从相连的本路PCIE3.0总线接收所述Intel Broadwell-DE SOC处理器发来的数据。
[0024]优选地，所述第一信号，包括:12x SATA信号或12x SAS信号。
[0025]优选地，所述将每一个板载Mezz.卡连接器与对应的存储模块互连，包括:
[0026]通过12x SATA接口或12x SAS接口将所述每一个板载Mezz.卡连接器与对应的存储模块互连。
[0027]优选地，所述为每一个存储模块装配至少一块硬盘，包括:
[0028]为所述每一个存储模块装配十二块硬盘，所述十二块硬盘可包括3.5英寸硬盘和/或2.5英寸硬盘。
[0029]本发明实施例提供了一种服务器存储节点和服务器存储节点存储数据的方法，该服务器存储节点包括:计算模块，背板互连模块和存储模块，其中，所述计算模块包含至少两个板载Mezz.卡连接器和一个处理器；每一个板载Mezz.卡连接器连接一个Mezz.卡，并对应一个存储模块；每一个板载Mezz.卡连接器通过所连接的Mezz.卡接收所述处理器发送的数据，并将该数据转换为所述Mezz.卡对应的信号，并通过所述Mezz.卡发送所述Mezz.卡对应的信号；所述背板互连模块，用于将所述板载Mezz.卡连接器与对应的存储模块互连，接收所述Mezz.卡发送的所述Mezz.卡对应的信号，并将该信号发送给对应的存储模块；每一个存储模块，装配有至少一块硬盘，用于接收对应的所述板载Mezz.卡连接器所连接的Mezz.卡发送的信号，并将所述信号对应的数据存储于所述至少一块硬盘。通过上述对服务器存储节点架构的表述，可以看出，计算模块中的Mezz.卡连接器可根据客户需求不同，连接不同的Mezz.卡，实现了对服务器存储节点进行弹性可变的配置。
【附图说明】
[0030]图1为本发明实施例提供的一种服务器存储节点的结构示意图；
[0031]图2为本发明实施例提供的服务器存储节点存储数据的方法流程图；
[0032]图3为本发明另一实施例提供的服务器存储节点存储数据的方法流程图。
【具体实施方式】
[0033]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0034]如图1所示，本发明实施例提供了一种服务器存储节点，该服务器存储节点，包括:计算模块101，背板互连模块102和存储模块103，其中，
[0035]所述计算模块101，包含至少两个板载Mezz.卡连接器1011、至少两个Mezz.卡1012和一个处理器1013 ；
[0036]每一个板载Mezz.卡连接器1011连接一个Mezz.卡1012，并对应一个存储模块103 ；
[0037]每一个板载Mezz.卡连接器1011，用于通过所连接的Mezz.卡1012接收所述处理器发送的数据，并将该数据转换为所述Mezz.卡对应的信号，并通过所述Mezz.卡发送所述Mezz.卡对应的信号；
[0038]所述背板互连模块102，用于将所述板载Mezz.卡连接器与对应的存储模块互连，接收所述Mezz.卡发送的所述Mezz.卡对应的信号，并将该信号发送给对应的存储模块；
[0039]每一个存储模块103，装配有至少一块硬盘，用于接收对应的所述板载Mezz.卡连接器所连接的Mezz.卡发送的信号，并将所述信号对应的数据存储于所述至少一块硬盘。
[0040]在本发明一个实施例中，所述处理器1013包括Intel Broadwell-DE SOC处理器，所述Intel Broadwell-DE SOC处理器的总线16x PCIE3.0被分成4x PCIE3.0的四路总线;所述Intel Broadwell-DE SOC处理器将数据分为四部分，并通过4x PCIE3.0的四路总线分别发送所述四部分数据；
[0041]所述板载Mezz.卡连接器1011的个数为四个；所述存储模块103的个数为四个；
[0042]所述4x PCIE3.0的四路总线分别与对应的四个板载Mezz.卡连接器相连；
[0043]每一个板载Mezz.卡连接器1011，通过所连接的Mezz.卡从相连的本路PCIE3.0总线接收所述Intel Broadwell-DE SOC处理器发来的数据。
[0044]在本发明一个实施例中，所述Mezz.卡1012，用于将接收到的数据转换成为12xSATA或12x SAS信号，并发送所述12x SATA或12x SAS信号。
[0045]在本发明一个实施例中，所述背板互连模块102，用于通过12x SATA接口或12xSAS接口将所述每一个板载Mezz卡连接器与对应的存储模块互连。
[0046]在本发明一个实施例中，所述每一个存储模块103，装配有十二块硬盘，所述十二块硬盘包括3.5英寸硬盘和/或2.5英寸硬盘。
[0047]如图2所示，本发明一个实施例提供了一种基于上述任一服务器存储节点实现数据存储的方法，该方法包括步骤如下:
[0048]步骤201:将每一个板载Mezz.卡连接器与对应的存储模块互连，为每一个存储模块装配至少一块硬盘；
[0049]步骤202:所述每一个板载Mezz.卡连接器中第一板载Mezz.卡连接器所连接的第一 Mezz.卡接收处理器发送的数据，并将该数据转换为所述第一 Mezz.卡对应的第一信号，并通过所述第一 Mezz.卡发送该第一信号；
[0050]步骤203:背板互联模块接收所述第一信号，并将该第一信号发送给所述第一板载Mezz.卡连接器对应的第一存储模块；
[0051]步骤204:所述第一存储模块接收所述第一信号，并存储所述第一信号对应的数据。
[0052]在本发明一个实施例中，为了有效地提高数据的处理速率，那么，处理器可以选用Intel Broadwell-DE SOC 处理器，进一步包括:将所述 Intel Broadwell-DE SOC 处理器的16x PCIE3.0分成4x PCIE3.0的四路总线，所述4x PCIE3.0的四路总线分别与对应的四个板载Mezz.卡连接器相连；在上述步骤202中所述第一 Mezz.卡接收处理器发送的数据，包括:所述第一 Mezz.卡从相连的本路PCIE3.0总线接收所述Intel Broadwell-DE SOC处理器发来的数据。
[0053]在本发明一个实施例中，为了最大程度的满足客户的需求，上述步骤202至步骤204中所述的第一信号可以为12x SATA信号或12x SAS信号。
[0054]在本发明一个实施例中，为了进一步满足客户需求，上述步骤201中将每一个板载Mezz.卡连接器与对应的存储模块互连的实现方式可以为:通过12x SATA接口或12xSAS接口将所述每一个板载Mezz.卡连接器与对应的存储模块互连。
[0055]在本发明一个实施例中，为了使存储模块能够很好的满足客户需求，在步骤201中所述为每