一种基于tmr的实现和故障注入仿真平台及仿真方法
【技术领域】
[0001]本发明涉及集成电路容错设计的故障模拟和注入，具体为一种基于TMR的实现和故障注入仿真平台及仿真方法。
【背景技术】
[0002]微电子技术已经成为嵌入式电子系统的主要实现手段，随着应用领域的不断拓展，集成电路产品所处的运行环境也越来越多样，相应而来的是对其运行环境适应性要求，包括温度、湿度、烟雾、机械应力以及空间辐射等等。
[0003]在面向空间辐射环境应用时，从电子系统级，到芯片产品研制的结构级、电路级以及半导体物理实现级等不同层面，已经形成了多种容错及加固手段，以提高电子产品在恶劣环境下的可靠性。芯片结构级典型的容错手段，包括基于时钟相差的三模冗余(TMR)，基于错误检测与纠正(EDAC)的内存访问校验以及多核冗余等。其中，EDAC的存储校验访问，在寄存器传输级(RTL)可通过可测性设计，模拟故障发生，验证校验结构的正确性，而多核冗余设计，重点在于多核之间切换，其可通过特定行为的设置实现验证。
[0004]此处需要对基于时钟相差的TMR电路结构进行简单描述。基于时钟相差的TMR电路结构如附图2所示，其中心意图，是在一个功能寄存器，通过时间维度的偏差，演变为三个寄存器，由三个寄存器的执行结果进行多数表决确定最终输出结果。附图1所示为单个功能寄存器DFF电路结构图，由输入数据D、时钟端CLK以及输出端Q组成，在输入时钟CLK的上升沿有效时，通过D端接收输入信号IN，直到下一次有效沿时IN的值改变，负责输出信号OUT —直保持与IN —致。附图2中所示，为三模冗余化的结构，三个寄存器DFFUDFF2、DFF3的输入端D，均接收输入信号IN，三个输出端Q经过多数表决器电路后，得到最终的输出信号OUT。而三个寄存器的时钟端，分别连接CLKUCLK1相差At以及CLKl相差2* At。上述结构的优势在于，它使用三个独立的寄存器，其时钟信号依次偏离A t，如果在输入端IN发生一个位宽小于At的位错误，它将会同时到达三个寄存器的D端，但是时钟信号却不是同时到来，所以，同时最多只有一个寄存器捕获到该错误输入，通过多数表决电路表决屏蔽输入端的位错误，输出OUT将不受此次数据位错误的影响，而保持正确输出。
[0005]典型的基于TMR的实现和验证方法流程，如附图3所示，其是按照设计实现和验证两个独立的层面完成的。基于TMR的实现流程为:根据需求分析，获得系统功能定义，根据此进行TMR型代码的硬件语言描述，实现系统的代码设计，待验证完成后，对TMR型代码进行后端物理实现。基于TMR型的验证流程为:在TMR型代码完成后进行功能仿真验证，确保功能的正确性，同时通过软件或硬件的方式对TMR型代码故障注入，进行故障注入仿真验证，实现对基于时钟相差TMR结构容错系统的验证，此时需注意的是故障注入前后需保证功能的一致性，所以故障注入后还需进行功能的一致性验证。典型的基于TMR的实现和验证中，需要直接实现TMR型代码，增加了容错系统设计难度，以及设计出错的概率。
【发明内容】
[0006]针对现有技术中存在的问题，本发明提供一种设计难度小，能够有效模拟恶劣环境下芯片的故障类型，提高故障仿真覆盖率的基于TMR的实现和故障注入仿真平台及仿真方法。
[0007]本发明是通过以下技术方案来实现:
[0008]一种基于TMR的实现和故障注入仿真方法，包括如下步骤，
[0009]步骤1，根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；
[0010]步骤2，独立实现基于故障类型的TMR-故障注入型寄存器数据库，其中定义描述约束包括随机注入约束和逻辑电路实现约束；
[0011]步骤3，按照随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统，用于随机故障注入仿真验证；通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统，用于后端物理实现；
[0012]步骤4，通过随机注入约束，确定得到TMR-故障注入型系统中故障注入的各模块，以及各模块注入的TMR-故障注入型寄存器类型，得到预期的验证规划，从而对TMR-故障注入型系统进行故障注入仿真验证；
[0013]步骤5，通过物理实现约束，对TMR型系统电路进行物理实现，完成对其的仿真验证。
[0014]优选的，步骤I中，Coding style约束用于定义规范的、面向自动数据库替换的设计约束，包括时序部件与组合逻辑部件的分进程描述，以及时序部件输入端与输出端的统一命名规则。
[0015]优选的，步骤2中，随机注入约束用于进行TMR-故障注入型寄存器的描述约束，以能够契合高层的事务级调用；其包括故障类型描述方式，以及目标注入寄存器位置描述方式。
[0016]优选的，步骤2中，逻辑电路实现约束用于进行TMR-故障注入型寄存器的描述约束，以能够支持逻辑电路实现时可准确剔除为模拟注入而添加入RTL中的逻辑部分。
[0017]优选的，步骤3中，故障注入目标是基础功能系统中的寄存器，注入对象是TMR-故障注入型寄存器库中的各种TMR-故障注入型寄存器；随机注入约束描述的内容包括实施注入的系统各模块选择，以及各模块选择注入的TMR-故障注入型寄存器类型。
[0018]优选的，步骤3中，随机注入约束还包括对故障注入仿真覆盖率的定义，通过随机注入约束控制仿真验证用例进行随机验证。
[0019]优选的，步骤4中，基础功能系统作为验证参考，用于确保TMR-注入型系统描述和TMR型系统描述与基础功能系统RTL代码描述中的功能保持一致。
[0020]优选的，步骤5中，物理实现约束包括逻辑综合、版图布局规划、静态时序分析、时钟树插入、功耗分析和形式验证约束。
[0021]一种基于TMR的实现和故障注入仿真平台，包括，
[0022]功能设计子平台，用于根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；
[0023]独立于功能设计子平台的数据库设计子平台，用于实现基于故障类型的TMR-故障注入型寄存器数据库，该平台中定义面向统一设计子平台的随机注入约束和面向统一实现子平台的逻辑电路实现约束；
[0024]在功能设计子平台和数据库设计子平台上搭建的统一设计子平台；分别用于通过随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统；用于通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统；
[0025]注入仿真子平台，用于根据TMR-注入型系统和随机注入约束进行随机故障注入仿真验证；
[0026]统一实现子平台，用于根据物理实现约束对TMR型系统电路进行物理实现。
[0027]优选的，TMR-故障注入型寄存器包括设置有模式判别端口和故障类型端口的故障注入电路，以及对应连接在故障注入电路输出端的三个寄存器，三个寄存器的输出连接多数表决器；故障注入电路由随机注入约束中对应的TMR-故障注入型寄存器的故障约束描述，通过故障注入自动生成器产生。
[0028]与现有技术相比，本发明具有以下有益的技术效果:
[0029]本发明以11?_注入型系统为目标验证对象，以基础功能系统为仿真参考模型，在故障注入约束文件的约束下，完成RTL级的故障注入和仿真。事实上，此时的TMR_注入型系统中，由于植入了面向故障仿真的硬件描述，而这部分描述不应存在于实际的电路结构中。本发明通过逻辑电路实现约束，规定了逻辑综合约束条件，从而在由语言描述到电路结构的映射中，消除植入的服务与仿真的描述。其具有如下优点，
[0030]第一:TMR