控制内存芯片的方法、芯片控制器和内存控制器的制造方法
【技术领域】
[0001] 本发明的实施例涉及计算机领域，尤其涉及一种控制内存芯片的方法、芯片控制 器和内存控制器。
【背景技术】
[0002] 计算机体系结构具有内存系统，内存系统最常用的存储介质是动态随机存取存储 器（Dynamic Random Access Memory, DRAM)。计算机的内存常采用双列直插式存储模块 (Dual Inline Memory Modules，DIMM)的形式，可寄存的 DIMM (Registered DIMM，RDIMM) 和低负载 DIMM (Load-Reduced DIMM，LRDIMM)是两种常用的 DIMM 形式。RDIMM 和 LRDIMM 从内存控制器接收地址信号、片选信号和时钟使能信号，并且经过寄存模块寄存后再输出 到DMM上的各DRAM芯片。
[0003] 通常的RDIMM的工作原理为：多片窄位宽的DRAM芯片构成宽位宽的DIMM。RDIMM 在DMM条上具有一个寄存功能的电路或者芯片，该电路或者芯片寄存内存控制器发送给 DRAM的片选信号、时钟使能信号和地址信号等信号，并且进行重新驱动后输出到各个DRAM 芯片。一个RDIMM内存的各个DRAM芯片同步地进行操作。
[0004] 现有技术中有一种与普通RDIMM类似的DRAM系统。该DRAM系统的内存控制器和 DRAM芯片之间有一个DI丽寄存器，该寄存器用于暂存内存控制器发送给DI丽的片选信号、 时钟使能信号和地址信号，并且重新驱动这些信号后发送给DRAM芯片。该DRAM系统内还 有一个解码器，用于将内存控制器发出的针对整个DIMM内一个RANK的片选信号和时钟使 能信号解码为针对各个DRAM芯片的片选和时钟使能信号。DRAM系统在当前DRAM命令的前 一个周期发送该DRAM命令对应的单独片选信息，片选信号和单独片选信息经过解码后变 为多个独立的片选信号，分别控制DIMM中对应的多个DRAM芯片。
[0005] 然而，内存控制器每个DRAM命令都需要在该DRAM命令的前一个周期发送单独片 选信息，严重占用了 DRAM系统的传输带宽。
【发明内容】
[0006] 本发明的实施例提供了一种控制内存芯片的方法、芯片控制器和内存控制器，能 够有效地减少对DRAM系统的传输带宽的占用。
[0007] 第一方面，提供了一种芯片控制器，包括：寄存模块，用于寄存单独片选信息；控 制模块，用于：接收内存控制器输出的第一片选信号；根据第一片选信号和输出寄存模块 寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个内存芯片一一 对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选择多个内 存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信号，以便多个内 存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号 对应的操作。
[0008] 结合第一方面，在第一方面的第一种可能的实现方式中，寄存模块还用于：在控制 模块根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号之前，接收 内存控制器输出的第一地址信号，第一地址信号携带单独片选信息和单独片选信息的地址 信息，并且根据第一地址信号寄存单独片选信息。
[0009] 结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式 中，第一地址信号还携带片选策略信息，片选策略信息寄存在寄存模块中并且与单独片选 信息相对应，片选策略信息用于指示单独片选信息针对控制命令信号是否有效，控制模块 还用于接收内存控制器输出的控制命令信号，控制模块用于在片选策略信息指示单独片选 信息针对控制命令信号有效时，根据第一片选信号和单独片选信息生成多个单独片选信 号。
[0010] 结合第一方面的第一种或第二种可能的实现方式，在第一方面的第三种可能的实 现方式中，控制模块还用于在片选策略信息指示单独片选信息针对控制命令信号无效时， 根据第一片选信号和预定的片选信息生成多个单独片选信号，预定的片选信息指示生成的 多个单独片选信号选择对应的多个内存芯片。
[0011] 结合第一方面的第一种至第三种中的任一种可能的实现方式，在第一方面的第四 种可能的实现方式中，寄存模块还用于接收内存控制器输出的第二单独片选指示信号和第 二片选信号，其中第二单独片选指示信号和第二片选信号联合指示寄存模块根据第一地址 信号寄存单独片选信息。
[0012] 结合第一方面以及第一方面的第一种至第四种中的任一种可能的实现方式，在第 一方面的第五种可能的实现方式中，控制模块还用于接收内存控制器输出的第一单独片选 指示信号，其中第一单独片选指示信号和第一片选信号联合指示控制模块根据第一片选信 号和寄存模块中寄存的单独片选信息生成多个单独片选信号。
[0013] 结合第一方面以及第一方面的第一种至第五种中的任一种可能的实现方式，在第 一方面的第六种可能的实现方式中，控制模块还用于接收内存控制器输出的第一时钟使能 信号，根据第一时钟使能信号和寄存模块中寄存的单独时钟使能信息生成多个单独时钟使 能信号，并且向多个内存芯片输出多个单独时钟使能信号，其中，多个单独时钟使能信号与 多个内存芯片一一对应，第一时钟使能信号用于控制多个内存芯片的时钟信号，多个单独 时钟使能信号分别用于单独控制多个内存芯片中的至少一个芯片的时钟信号。
[0014] 结合第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式 中，寄存模块还用于在芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟 使能信息生成多个单独时钟使能信号之前，接收内存控制器输出的第二地址信号，并且根 据第二地址信号寄存单独时钟使能信息，其中，地址信号携带单独时钟使能信息和单独时 钟使能信息的地址信息，第二地址信号携带单独时钟使能信息和单独时钟使能信息的地址 信息。
[0015] 结合第一方面的第七种可能的实现方式，在第一方面的第八种可能的实现方式 中，第二地址信号还携带时钟使能策略信息，时钟使能策略信息寄存在芯片控制器中并且 与单独时钟使能信息相对应，时钟使能策略信息用于指示单独时钟使能信息针对控制命令 信号是否有效，控制模块还用于接收内存控制器输出的控制命令信号，控制模块用于在时 钟使能策略信息指示单独时钟使能信息有效时，根据第一时钟使能信号和单独时钟使能信 息生成多个单独时钟使能信号。
[0016] 结合第一方面的第八种可能的实现方式，在第一方面的第九种可能的实现方式 中，控制模块还用于在时钟使能策略信息指示单独时钟使能信息针对控制命令信号无效 时，根据第一时钟使能信号和预定的时钟使能信息生成多个单独时钟使能信号，预定的时 钟使能信息指示生成的多个单独时钟使能信号选择对应的多个内存芯片。
[0017] 结合第一方面的第六种至第九种中的任一种可能的实现方式，在第一方面的第十 种可能的实现方式中，寄存模块还用于接收内存控制器输出的第二单独时钟使能指示信号 和第二时钟使能信号，其中第二单独时钟使能指示信号和第二时钟使能信号联合指示控制 模块根据第二地址信号寄存单独时钟使能信息。
[0018] 结合第一方面的第六种至第十种中的任一种可能的实现方式，在第一方面的第 十一种可能的实现方式中，控制模块还用于接收内存控制器输出的第一时钟使能指示信 号，其中第一时钟使能指示信号和第一时钟使能信号联合指示芯片控制器根据第一时钟使 能信号和寄存模块中寄存的单独时钟使能信息生成多个单独时钟使能信号。
[0019] 第二方面，提供了一种内存，包括：多个内存芯片和如权利要求1至12中的任一项 的芯片控制器。
[0020] 第三方面提供了一种内存控制器，包括：生成模块，用于生成第一片选信号、第一 单独片选指示信号和控制命令信号；输出模块，用于向芯片控制器输出第一片选信号和第 一单独片选指示信号，其中第一单独片选指示信号和第一片选信号联合指示芯片控制器根 据第一片选信号和芯片控制器中寄存的单独片选信息生成多个单独片选信号，单独片选信 息用于生成多个单独片选信号，多个单独片选信号与多个内存芯片一一对应，第一片选信 号用于指中的至示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片少一 个内存芯片，其中，输出模块还用于向多个内存芯片输出控制命令信号，以便多个内存芯片 中的至少一个内存芯片根据芯片控制输出的多个单独片选信号执行与控制命令信号对应 的操作。
[0021] 结合第三方面，在第三方面的第一种可能的实现方式中，输出模块还用于向芯片 控制器输出第一地址信号，地址信号携带单独片选信息和单独片选信息的地址信息。
[0022] 结合第三方面的第一种可能的实现方式，在第三方面的第二种可能的实现方式 中，地址信号还携带片选策略信息，片选策略信息用于指示单独片选信息针对控制命令信 号是否有效，其中，输出模块还用于向芯片控制器输出控制命令信号。
[0023] 结合第三方面的第一种或第二种可能的实现方式，在第三方面的第三种可能的实 现方式中，输出模块还用于向芯片控制器输出第二单独片选指示信号和第二片选信号，其 中第二单独片选指示信号和第二片选信号联合指示芯片控制器根据地址信息寄存单独片 选信息。
[0024] 结合第三方面以及第三方面的第一种至第三种中的任一种可能的实现方式，在第 三方面的第四种可能的实现方式中，输出模块还用于向芯片控制器输出第一时钟使能信号 和第一单独时钟使能指示信号，其中第一时钟使能指示信号和第一时钟使能信号联合指示 芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生成多个单 独时钟使能信号，单独时钟使能信息用于生成多个单独时钟使能信号，多个单独时钟使能 信号与多个内存芯片一一对应，第一时钟使能信号用于控制多个内存芯片的时钟信号，多 个单独时钟使能信号分别用于单独控制多个内存芯片中的至少一个芯片的时钟信号。
[0025] 结合第三方面的第四种可能的实现方式，在第三方面的第五种可能的实现方式 中，输出模块还用于向芯片控制器输出第二地址信号，第二地址信号携带单独时钟使能信 息和单独时钟使能信息的地址信息。
[0026] 结合第三方面的第五种可能的实现方式，在第三方面的第六种可能的实现方式 中，地址信号还携带时钟使能策略信息，时钟使能策略信息用于指示单独时钟使能信息针 对控制命令信号是否有效。
[0027] 结合第三方面的第四种至第六种中的任一种可能的实现方式，在第三方面的第七 种可能的实现方式中，输出模块还用于向芯片控制器输出第二单独时钟使能指示信号和第 二时钟使能信号，其中第二单独时钟使能指示信号和第二时钟使能信号联合指示芯片控制 器根据第二地址信号寄存单独时钟使能信息
[0028] 第四方面，提供了一种控制内存的方法，包括：芯片控制器接收内存控制器输出的 第一片选信号；芯片控制器根据第一片选信号和芯片控制器中寄存的单独片选信息生成多 个单独片选信号，其中多个单独片选信号与多个内存芯片一一对应，第一片选信号用于指 示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯 片；芯片控制器分别向多个内存芯片输出多个单独片选信号，以便多个内存芯片中的至少 一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。
[0029] 结合第四方面，在第四方面的第一种可能的实现方式中，在芯片控制器根据第一 片选信号和芯片控制器中寄存的单独片选信息生成多个单独片选信号之前，方法还包括： 芯片控制器接收内存控制器输出的第一地址信号，第一地址信号携带单独片选信息和单独 片选信息的地址信息；芯片控制器根据第一地址信号寄存单独片选信息。
[0030] 结合第四方面的第一种可能的实现方式，在第四方面的第二种可能的实现方式 中，第一地址信号还携带片选策略信息，片选策略信息寄存在芯片控制器中并且与单独片 选信息相对应，片选策略信息用于指示单独片选信息针对控制命令信号是否有效，其中，该 方法还包括：芯片控制器接收内存控制器输出的控制命令信号，其中，芯片控制器根据第一 片选信号和芯片控制器中寄存的单独片选信息生成多个单独片选信号，包括：如果片选策 略信息指示单独片选信息针对控制命令信号有效，则芯片控制器根据第一片选信号和单独 片选信息生成多个单独片选信号。
[0031] 结合第四方面以及第四方面的第一种或第二种可能的实现方式，在第四方面的第 三种可能的实现方式