中，该方法还包括：如果片选策略信息指示单独片选信息针对控制命 令信号无效，则芯片控制器根据第一片选信号和预定的片选信息生成多个单独片选信号， 预定的片选信息指示生成的多个单独片选信号选择对应的多个内存芯片。
[0032] 结合第四方面以及第四方面的第一种或第三种可能的实现方式，在第四方面的第 四种可能的实现方式中，该方法还包括：芯片控制器接收内存控制器输出的第二单独片选 指示信号和第二片选信号，其中第二单独片选指示信号和第二片选信号联合指示芯片控制 器根据第一地址信号寄存单独片选信息。
[0033] 结合第四方面以及第四方面的第一种或第四种可能的实现方式，在第四方面的第 五种可能的实现方式中，该方法还包括：芯片控制器接收内存控制器输出的第一单独片选 指示信号，其中第一单独片选指示信号和第一片选信号联合指示芯片控制器根据第一片选 信号和芯片控制器中寄存的单独片选信息生成多个单独片选信号。
[0034] 结合第四方面以及第四方面的第一种或第五种可能的实现方式，在第四方面的第 六种可能的实现方式中，该方法还包括：芯片控制器接收内存控制器输出的第一时钟使能 信号；芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生成多 个单独时钟使能信号，多个单独时钟使能信号与多个内存芯片一一对应，第一时钟使能信 号用于控制多个内存芯片的时钟信号，多个单独时钟使能信号分别用于单独控制多个内存 芯片中的至少一个芯片的时钟信号；芯片控制器分别向多个内存芯片输出多个单独时钟使 能信号。
[0035] 结合第四方面的第六种可能的实现方式，在第四方面的第七种可能的实现方式 中，在芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生成多 个单独时钟使能信号之前，还包括：芯片控制器接收内存控制器输出的第二地址信号，地址 信号携带单独时钟使能信息和单独时钟使能信息的地址信息，第二地址信号携带单独时钟 使能信息和单独时钟使能信息的地址信息；芯片控制器根据第二地址信号寄存单独时钟使 能信息。
[0036] 结合第四方面的第七种可能的实现方式，在第四方面的第八种可能的实现方式 中，第二地址信号还携带时钟使能策略信息，时钟使能策略信息寄存在芯片控制器中并且 与单独时钟使能信息相对应，时钟使能策略信息用于指示单独时钟使能信息针对控制命令 信号是否有效，其中，该方法还包括：芯片控制器接收内存控制器输出的控制命令信号，其 中芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生成多个 单独时钟使能信号，包括：
[0037] 如果时钟使能策略信息指示单独时钟使能信息有效，则芯片控制器根据第一时钟 使能信号和单独时钟使能信息生成多个单独时钟使能信号。
[0038] 结合第四方面的第八种可能的实现方式，在第四方面的第九种可能的实现方式 中，该方法还包括：如果时钟使能策略信息指示单独时钟使能信息针对控制命令信号无效， 则芯片控制器根据第一时钟使能信号和预定的时钟使能信息生成多个单独时钟使能信号， 生成的多个单独时钟使能信号选择对应的多个内存芯片。
[0039] 结合第四方面的第六种至第九种中的任一种可能的实现方式，在第四方面的第十 种可能的实现方式中，该方法还包括：芯片控制器接收内存控制器输出的第二单独时钟使 能指示信号和第二时钟使能信号，其中第二单独时钟使能指示信号和第二时钟使能信号联 合指示芯片控制器根据第二地址信号寄存单独时钟使能信息。
[0040] 结合第四方面的第六种至第十种中的任一种可能的实现方式，在第四方面的第 十一种可能的实现方式中，该方法还包括：芯片控制器接收内存控制器输出的第一时钟使 能指示信号，其中第一时钟使能指示信号和第一时钟使能信号联合指示芯片控制器根据第 一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生成多个单独时钟使能信号。
[0041] 第五方面，提供了一种控制内存芯片的方法，该方法包括：内存控制器向芯片控制 器输出第一片选信号和第一单独片选指示信号，其中第一单独片选指示信号和第一片选信 号联合指示芯片控制器根据第一片选信号和芯片控制器中寄存的单独片选信息生成多个 单独片选信号，单独片选信息用于生成多个单独片选信号，多个单独片选信号与多个内存 芯片一一对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选 择多个内存芯片中的至少一个内存芯片；内存控制器向多个内存芯片输出控制命令信号， 以便多个内存芯片中的至少一个内存芯片根据芯片控制输出的多个单独片选信号执行与 控制命令信号对应的操作。
[0042] 结合第五方面，在第五方面的第一种可能的实现方式中，该方法还包括：内存控制 器向芯片控制器输出第一地址信号，地址信号携带单独片选信息和单独片选信息的地址信 肩、。
[0043] 结合第五方面的第一种可能的实现方式，在第五方面的第二种可能的实现方式 中，地址信号还携带片选策略信息，片选策略信息用于指示单独片选信息针对控制命令信 号是否有效，其中，该方法还包括：内存控制器向芯片控制器输出控制命令信号。
[0044] 结合第五方面的第一种和第二种可能的实现方式，在第五方面的第三种可能的实 现方式中，该方法还包括：内存控制器向芯片控制器输出第二单独片选指示信号和第二片 选信号，其中第二单独片选指示信号和第二片选信号联合指示芯片控制器根据地址信息寄 存单独片选信息。
[0045] 结合第五方面以及第五方面的第一种至第三种的任一种可能的实现方式，在第五 方面的第四种可能的实现方式中，该方法还包括：内存控制器向芯片控制器输出第一时钟 使能信号和第一单独时钟使能指示信号，其中第一时钟使能指示信号和第一时钟使能信号 联合指示芯片控制器根据第一时钟使能信号和芯片控制器中寄存的单独时钟使能信息生 成多个单独时钟使能信号，单独时钟使能信息用于生成多个单独时钟使能信号，多个单独 时钟使能信号与多个内存芯片一一对应，第一时钟使能信号用于控制多个内存芯片的时钟 信号，多个单独时钟使能信号分别用于单独控制多个内存芯片中的至少一个芯片的时钟信 号。
[0046] 结合第五方面的第四种可能的实现方式，在第五方面的第五种可能的实现方式 中，该方法还包括：内存控制器向芯片控制器输出第二地址信号，第二地址信号携带单独时 钟使能信息和单独时钟使能信息的地址信息。
[0047] 结合第五方面的第五种可能的实现方式，在第五方面的第六种可能的实现方式 中，地址信号还携带时钟使能策略信息，时钟使能策略信息用于指示单独时钟使能信息针 对控制命令信号是否有效。
[0048] 结合第五方面的第四种至第六种中的任一种可能的实现方式，在第五方面的第七 种可能的实现方式中，该方法还包括：内存控制器向芯片控制器输出第二单独时钟使能指 示信号和第二时钟使能信号，其中第二单独时钟使能指示信号和第二时钟使能信号联合指 示芯片控制器根据第二地址信号寄存单独时钟使能信息。
[0049] 因此，本发明的技术方案通过在芯片控制器中寄存单独片选信息，根据从内存控 制器接收到的片选信号和寄存的单独片选信息生成多个单独片选信号，并且分别向所述多 个内存芯片输出所述多个单独片选信号。由于芯片控制器中寄存了单独片选信息，因此无 需内存控制器针对每个命令都发送单独片选信息，从而减少了对传输带宽的占用。
【附图说明】
[0050] 为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使 用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
[0051] 图1是根据本发明的实施例的内存系统的示意性结构图。
[0052] 图2是根据本发明的实施例的芯片控制器的示意性结构图。
[0053] 图3是根据本发明的实施例的内存控制器的示意性结构图。
[0054] 图4是根据本发明实施例的控制内存芯片的方法的示意性流程图。
[0055] 图5A是根据本发明的实施例的内存系统的信号流的示意图。
[0056] 图5B是根据本发明的实施例的芯片控制器的信号流的示意图。
[0057] 图6是根据本发明的实施例的芯片控制器的控制方法的示意性流程图。
[0058] 图7是根据本发明的另一实施例的控制内存芯片的方法的示意性流程图。
[0059] 图8是根据本发明的又一实施例的控制内存芯片的方法的示意性流程图。
[0060] 图9是根据本发明的实施例的芯片控制器的示意性结构图。
[0061] 图10是根据本发明的实施例的内存的示意性结构图。
[0062] 图11是根据本发明的实施例的内存控制器的示意性结构图。
【具体实施方式】
[0063] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0064] 图1是根据本发明实施例的内存系统100的示意性结构图。内存系统100包括内 存控制器110和内存120。
[0065] 内存控制器110用于控制内存120与中央处理器（Central Processing Unit, CPU)之间的数据交换。内存120包括芯片控制器121和多个内存芯片122。芯片控制器121 位于内存控制器110与内存芯片122之间，用于控制内存控制器110对内存芯片122的操 作。内存控制器110与内存120之间通过通信总线进行通信。应理解，芯片控制器121还 可以位于内存之外，换句话说，芯片控制器121与内存芯片122可以是分离的。内存控制器 110与中央处理器（CPU)可以是分离的，也可以整合到CPU中。
[0066] 还应理解，本发明的实施例的技术方案可以应用于多种不同的内存组织形式，例 如内存120可以采用双列直插式存储模块（DIMM)的形式，也可以采用其他形式，例如，也可 以是芯片控制器和处理器在一块单板上。或者芯片控制器作为其他形式的子卡或子板。
[0067] 芯片控制器121与内存芯片122相连接，例如，可以使控制命令信号和地址信号从 DIMM的一侧输入到芯片中，可以使单独片选信号和/或单独时钟使能信号从DIMM的另一侧 输入到芯片中。然而，应理解，本发明的实施例并不限定于这种方式。
[0068] 芯片控制器121和内存控制器110之间的接口可以传输双倍速率同步随机存储器 (DDR)传输标准中的地址（ADDRESS)信号、控制命令（CMD)信号，片选（CS)信号和时钟使能 (CKE)信号等等，除此之外，芯片控制器121和内存控制器110之间的接口还可以传输指示 信号，例如，这种指示信号可以用于寄存模块确定寄存单独片选信息和单独时钟使能信息， 这种指示信号还可以用于控制模块确定对片选信号和时钟使能信号进行处理。
[0069] 内存控制器110与中央处理器（CPU)相连接并受中央处理器控制。
[0070] 图2是根据本发明实施例的芯片控制器200的示意性结构图。芯片控制器200是 图1的芯片控制器121的例子。芯片控制器200包括：寄存模块210和控制模块220。
[0071] 控制模块220用于：接收内存控制器输出的第一片选信号；根据第一片选信号和 寄存模块210寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个 内存芯片 对应，第一片选信号用于指TK选择多个内存芯片，单独片选信息用于指TK单 独选择多个内存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信 号，以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与 控制命令信号对应的操作。
[0072] 因此，本发明的技术方案通过在芯片控制器中寄存单独片选信息，根据片选信号 和寄存的单独片选信息生成多个单独片选信号，并且分别向所述多个内存芯片输出所述多 个单独片选信号。由于芯片控制器中寄存了单独片选信息，因此无需内存控制器针对每个 命令都发送单独片选信息，从而减少了对传输带宽的占用。
[0073] 可选地，作为另一实施例，芯片控制器200还可以包括另一寄存模块，其中控制模 块220输出的信号给另一寄存模块。该寄存模块用于缓存和重新驱动信号。在信号质量良 好和