的时间。因此，可编程定时器(未解说)可以被用以将双向数据总线118上的数据停顿达长到足以确保稳定的电压供应的时间。注意，该电压的稳定时间取决于平台变量，诸如由特定电压稳压器供电的存储器设备的数目、用以静默该电压源的旁路电容器的数目、以及印刷电路板(PCB)的构造和复杂度。因此，可编程停顿时间可以针对系统组件和PCB构造来被优化。当那些定时器过期时，控制器108使得存储器接口 110恢复与存储器管芯114的通信，并且存储器管芯114停止其自刷新操作。状态寄存器在全局时钟控制112中被更新，并且若有需要，一中断被发送到CPU 106。
[0036]该系统100持续用这种方式操作，直至出现再对更高数据转移速度的需要。为了将双向数据总线118上的数据速率切换到高速，还需要激活OBT逻辑162以在控制总线116上提供信号终接。如同从低数据速率向中数据速率转移期间的情形那样，双向数据总线118上的话务被停顿，并且由第二稳压器126和第三稳压器128提供到存储器接口 110和存储器管芯114的参考电压被按需调节。此外，控制器108向OBT逻辑162发送信号以使得OBT逻辑162闭合开关164并且终接控制总线116上的信号。若第五稳压器132处于非活跃状态，则该第五稳压器132在此时也被重新激活。一旦电源120所提供的电压稳定下来，控制数据话务就在控制总线116上恢复，并且数据话务在双向数据总线118上恢复。这些相同的步骤被遵循从而将双向数据总线118上的数据速率降低到中或低级，即，停顿相应总线上的话务，禁用ODG和0ΒΤ，并且改变提供到存储器接口 110上的接收器140以及存储器管线114处的接收器136的参考电压。当然，系统100也能够通过在与启用存储器接口 110的ODT逻辑146和存储器管芯114的ODT逻辑154的同时启用OBT逻辑162来从低速率条件直接转换到高速率条件。这些转换是基于系统100和连接到该系统的组件(未解说)所要求的数据转移速率而受CPU 106和控制器108的控制的。
[0037]以上所描述的系统100有益地用允许对系统100中多个位置处的信号终接的动态控制的方式在控制器108控制之下将对信号终接的控制置于各种位置处。此外，因为控制器108也控制提供到存储器接口 110和存储器管芯114的参考电压，并且停止和开始双向数据总线118和控制总线116上的数据传送，所以控制器108能用信号终接和参考电压上的改变以降低双向数据总线118不可供系统100使用的时间的方式来协调对双向数据总线118上和控制总线116上的数据的停止，并且由此获得能量节省而同时又维持可接受的系统性能。通过使用一个平台来处置存储器接口标准上的变动、总线拓扑/组件群体、以及PCB构造和路由来提供了附加的灵活性。
[0038]图3解说了根据本公开实施例的方法，包括通过双向数据总线将第一设备连接到第二设备的框302、提供用于选择性地终接在第一设备处在该双向数据总线上接收到的信号的第一终接逻辑的框304、以及提供用于选择性地终接在第二设备处在该双向数据总线上接收到的信号的第二终接逻辑的框306。该方法还包括在双向数据总线上以第一速度将第一信号从第一设备发送到第二设备的框308、停止第一信号的发送的框310、以及在停止第一信号的发送之后启用第二终接逻辑并且将第二设备的参考电压从第一电平移至第二电平的框312。此外，该方法包括，在第二设备处启用第二终接逻辑之后，在该双向数据总线上以第二速度(大于第一速度)将第二信号从第一设备发送到第二设备的框314、以及基于在第一设备处在该双向数据总线上接收到的信号的速度来控制第一终接逻辑的框316。
[0039]图4解说了其中可有利地采用本公开的一个或多个实施例的示例性无线通信系统400。出于解说目的，图4示出了三个远程单元420、430和450以及两个基站440。将认识到，常规无线通信系统可具有远多于此的远程单元和基站。远程单元420、430和450包括集成电路或其它半导体器件425A、425B和425C (包括如本文所公开的系统)，它们在以下将进一步讨论的本公开实施例之中。图4示出了从基站440到远程单元420、430、和450的前向链路信号480，以及从远程单元420、430、和450到基站440的反向链路信号490。
[0040]在图4中，远程单元420被示为移动电话，远程单元430被示为便携式计算机，且远程单元450被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理(PDA))、导航设备(诸如启用GPS的设备)、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备、或者其任何组合中的任一者或其组合。尽管图4解说了根据本公开的教义的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在具有有源集成电路系统(包括存储器以及用于测试和表征的片上电路系统)的任何设备中。
[0041]本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
[0042]此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
[0043]结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。
[0044]相应地，本发明的实施例可包括采用实施用于使得控制器基于正被终接的线上数据的速度来选择性地控制管芯上和/或板上信号终接的方法的计算机可读介质。相应地，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
[0045]尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。
【主权项】
1.一种控制将第一设备连接到第二设备的至少一个总线上的信号终接的方法，所述方法包括: 通过双向数据总线将所述第一设备连接到所述第二设备； 提供用于选择性地终接在所述第一设备处在所述双向数据总线上接收到的信号的第一终接逻辑； 提供用于选择性地终接在所述第二设备处在所述双向数据总线上接收到的信号的第二终接逻辑； 在所述双向数据总线上以第一速度将第一信号从所述第一设备发送到所述第二设备; 停止所述第一信号的发送； 在停止所述第一信号的所述发送之后，启用所述第二终接逻辑并且将所述第二设备的参考电压从第一电平移至第二电平； 在所述第二设备处启用所述第二终接逻辑之后，在所述双向数据总线上以大于所述第一速度的第二速度将第二信号从所述第一设备发送到第二设备；以及 基于在所述第一设备处在所述双向数据总线上接收到的信号的速度来控制所述第一终接逻辑。2.如权利要求1所述的方法，其特征在于，所述第一设备包括存储器控制器，并且所述第二设备是存储器设备。3.如权利要求2所述的方法，其特征在于，包括通过控制总线将所述第一设备连接到所述第二设备。4.如权利要求3所述的方法，其特征在于，包括提供用于选择性地终接在所述存储器设备处在所述控制总线上接收到的信号的第三终接逻辑。5.如权利要求4所述的方法，其特征在于，所述第一终接逻辑包括所述存储器控制器上的第一管芯上终接(ODT)逻辑，所述第二终接逻辑包括所述存储器设备处的第二 ODT逻辑并且所述第三终接逻辑包括板上终接(OBT)逻辑。6.如权利要求4所述的方法，其特征在于，包括提供控制器，并且使用所述控制器来控制所述第一终接逻辑和所述第二终接逻辑以及所述第三终接逻辑。7.如权利要求4所述的方法，其特征在于，所述第一终接逻辑包括所述存储器控制器上的第一 0DT逻辑，所述第二终接逻辑包括所述存储器设备处的第二 ODT逻辑并且所述第三终接逻辑包括OBT逻辑，并且 其中所述第一 ODT逻辑包括电阻器和用于将所述电阻器连接到电压源的开关，所述方法包括当在所述第一设备处在