总线主设备、总线系统以及总线控制方法
【技术领域】
[0001]本发明涉及总线主设备、总线系统以及总线控制方法。
【背景技术】
[0002]近年来，工艺的精细化取得进展，在LSI中内置有CPU (Central Processing Unit:中央处理器)、图形控制器以及几百KB (kilobyte)以上的缓冲存储器的系统LSI搭载于通信设备或图像处理装置等中。在这样的系统LSI中，利用系统总线连接模块之间，进行数据传送。
[0003]作为面向系统LSI的片上总线标准，遵照英国ARM公司制定的AXI协议的构造成为主流。在遵照AXI协议的片上总线的构造中，以CPU、图形控制器、DMA (Dynamic MemoryAccsess:动态随机存取)控制器等为代表的总线主设备与以缓冲存储器、DRAM (DynamicRandom Access Memory:动态随机存取存储器)等为代表的外部存储器等的总线从设备经由总线连接体以点对点的方式进行连接。并且，总线主设备为了完成对总线从设备的写入动作或读出动作，必须进行等待，直至从总线从设备输出写入响应信道信号或读出数据信道信号。因此，作为总线系统，为了提高数据传送性能，需要减少总线主设备的等待时间。
[0004]这里，专利文献I记载了具有在接受表示写入访问中的数据写入结果的写入响应信号之后进行下一访问的总线主设备的总线系统。并且，该总线系统具备信号生成部，该信号生成部在检测到从总线主设备输出的写入数据信号的结束时，将虚拟写入响应信道信号输出至总线主设备。
[0005]专利文献I记载的总线系统内的总线主设备在接收原来的写入响应信道信号之前，接收虚拟写入响应信道信号，所以，可响应于该虚拟写入响应信道信号，开始准备下一访问。因此，能够并行地处理总线从设备中的写入和总线主设备中的下一访问的准备。从而，在规定可同时发行的写入指令数为I的总线主设备中，能够削减在写入访问之后连续地进行写入或读出访问时的延迟时间。即，在进行写入访问时，可提高数据传送性能。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1:日本特开2011-95978号公报(段落0032?0052，图2)
【发明内容】
[0009]发明要解决的课题
[0010]但是，在现有的技术中，因为在从发行虚拟写入响应信道信号到获得原来的写入响应信道信号的期间，屏蔽下一写入地址信道信号以及读出地址信道信号，所以无法连续地输出数据传送请求。因此，不能通过并行地进行在AXI中规定的无序传送这样的多个数据传送来获得提高数据传送性能的效果。
[0011]因此，本发明是为了解决上述这样的课题而完成的，其目的是通过控制发送传送请求的指令信息的顺序来提高数据传送性能。
[0012]解决问题的手段
[0013]本发明的一方式的总线主设备的特征是具备:访问生成部，其生成指令信息，该指令信息包含表示请求传送数据的传送请求的类别的传送类别、以及该传送请求的送达目的地的总线从设备的传送对象地址；指令队列，其存储多个由所述访问生成部生成的指令信息；传送请求输出顺序控制部，其在所述指令队列所存储的多个指令信息内，与第I指令信息相比，先选择第2指令信息作为输出对象指令信息，该第2指令信息包含第2总线从设备具有的传送对象地址，该第2总线从设备的响应比具有所述第I指令信息所包含的传送对象地址的第I总线从设备迟；以及传送请求输出部，其将由所述传送请求输出顺序控制部选择的指令信息输出到具有该选择的指令信息所包含的传送对象地址的总线从设备。
[0014]本发明的一方式的总线系统具备至少I个总线主设备以及多个总线从设备，其特征在于，所述至少I个总线主设备具备:访问生成部，其生成指令信息，该指令信息包含表示请求传送数据的传送请求的类别的传送类别、以及该传送请求的送达目的地的所述多个总线从设备中的一个总线从设备的传送对象地址；指令队列，其存储多个由所述访问生成部生成的指令信息；传送请求输出顺序控制部，其在所述指令队列所存储的多个指令信息内，与第I指令信息相比，先选择第2指令信息作为输出对象指令信息，该第2指令信息包含第2总线从设备具有的传送对象地址，该第2总线从设备的响应比具有所述第I指令信息所包含的传送对象地址的第I总线从设备迟；以及传送请求输出部，其将由所述传送请求输出顺序控制部选择的指令信息输出到具有该选择的指令信息所包含的传送对象地址的总线从设备。
[0015]本发明的一方式的总线控制方法的特征是，包括以下的步骤:访问生成步骤，生成指令信息，该指令信息包含表示请求数据传送的传送请求的类别的传送类别、以及该传送请求的送达目的地的总线从设备的传送对象地址；指令排队步骤，存储多个在所述访问生成步骤中生成的指令信息；传送请求输出顺序控制步骤，在所述指令排队步骤中存储的多个指令信息内，与第I指令信息相比，先选择第2指令信息作为输出对象指令信息，该第2指令信息包含第2总线从设备具有的传送对象地址，该第2总线从设备的响应比具有所述第I指令信息所包含的传送对象地址的第I总线从设备迟；以及传送请求输出步骤，其将在所述传送请求输出顺序控制步骤中选择的指令信息输出到具有该选择的指令信息所包含的传送对象地址的总线从设备。
[0016]发明效果
[0017]根据本发明的一个方式，可通过控制发送传送请求的指令信息的顺序，来提高数据传送性能。
【附图说明】
[0018]图1是概括地示出实施方式I?3的总线系统的结构的框图。
[0019]图2是概括地示出实施方式I的总线主设备110的结构的框图。
[0020]图3是示出实施方式I的指令队列中存储的信息的概略图。
[0021]图4是示出实施方式I的地址映射信息的一例的概略图。
[0022]图5是示出实施方式I的传送顺序匹配信息的一例的概略图。
[0023]图6是示出实施方式I的指令队列滞留时间比较部更新传送顺序匹配信息的处理的流程图。
[0024]图7是示出实施方式I的传送请求输出顺序控制部参照传送顺序匹配信息来选择指令队列中存储的任意一个队列编号的指令信息时的处理的流程图。
[0025]图8是示出更新实施方式I的传送顺序匹配信息之前的动作的时序图。
[0026]图9是示出更新实施方式I的传送顺序匹配信息之后的动作的时序图。
[0027]图10是概括地示出实施方式2的总线主设备的结构的框图。
[0028]图11是示出实施方式2的传送响应输入时间存储部所存储的传送响应输入时间信息的一例的概略图。
[0029]图12是概括地示出实施方式3的总线主设备的结构的框图。
[0030]图13是示出实施方式3的总线主设备的动作的时序图。
[0031]图14是概括地示出实施方式4的总线系统的结构的框图。
[0032]图15是概括地示出实施方式4的总线主设备的结构的框图。
[0033]图16是示出在实施方式4中队列数控制部从总线主设备获得传送响应输入时间信号而对总线主设备施加输出队列数控制信号时的处理的流程图(之一)。
[0034]图17是示出在实施方式4中队列数控制部从总线主设备获得传送响应输入时间信号而对总线主设备施加输出队列数控制信号时的处理的流程图(之二)。
[0035]图18是示出实施方式4的传送请求输出顺序控制部抑制对总线从设备输出的传送请求数的上限时的总线主设备的动作的时序图。
[0036]图19是概括地示出实施方式5的总线系统的结构的框图。
[0037]图20是概括地示出实施方式5的总线主设备的结构的框图。
[0038]图21是示出实施方式5的传送请求输出顺序控制部参照传送顺序匹配信息和总线从设备的最大传送请求数来选择指令队列中存储的任意一个队列编号的指令信息时的处理的流程图(之一)。
[0039]图22是示出实施方式5的传送请求输出顺序控制部参照传送顺序匹配信息和总线从设备的最大传送请求数来选择指令队列中存储的任意一个队列编号的指令信息时的处理的流程图(之二)。
【具体实施方式】
[0040]实施方式1.
[0041]图1是概括地示出实施方式I的总线系统100的结构的框图。总线系统100经由总线连接体150连接总线主设备IlOA?I1C (在无需特意地区分彼此时，称为总线主设备110)与总线从设备130A?130C(在无需特意地区分彼此时，称为总线从设备130)。总线系统100是基于AXI协议的片上总线。此外，图1的括弧内的符号表示实施方式2以及3中的结构。
[0042]在图1所示的总线主设备110中，“#”之后记载的数字是总线主设备编号，该总线主设备编号作为用于识别总线主设备110的总线主设备识别信息。另外，在图1所示的总线从设备130中，之后记载的数字是总线从设备编号，该总线从设备编号作为用于识别总线从设备130的总线从设备识别信息。
[0043]总线主设备110是CPU、图形控制器或DMA控制器等。另外，总线从设备130是缓冲存储器或DRAM等。
[0044]首先，采用图1来说明AXI协议。
[0045]在AXI协议中，可按照每个路径独立地进行总线主设备110与总线从设备130之间的传送。例如，在图1中，可独立地进行总线主设备IlOA和总线从设备130A之间的数据传送、总线主设备IlOB和总线从设备130B之间的数据传送。
[0046]另外，在AXI协议中规定了写入地址信道、写入数据信道、写入响应信道、读出地址信道、读出数据信道这5个信道。并且，各个信道即使是同一路径内也能够独立地进行动作。例如，可多次连续地发行写入地址信道信号，或者可同时进行写入信道信号的收发和读出信道信号的收发。即，在AXI协议中，可并行地进行多个数据传送。
[0047]此外，对各个信道赋予按照每次传送而不同的传送ID。例如，当总线主设备IlOA使用不同的传送ID将读出地址信道信号输出到总线从设备130A?130C的2个以上时，2个以上的数据传送并行地由总线从设备130A?130C执行。
[0048]这里，总线从设备130A?130C处理从总线主设备IlOA输入的传送请求所需的时间取决于每个总线从设备130A?130C的动作频率以及构成总线从设备130A?130C的存储器等的读出周期数。因此，总线从设备130A?130C经由总线连接体150向总线主设备IlOA输出传送响应的顺序未必与从总线主设备IlOA接收到传送请求的顺序一致。在AXI协议中，支持这样的无序传送，能够并行地高效进行多个数据传送。
[0049]在各个信道中，在总线主设备110与总线从设备130之间，使用Valid信号以及Ready信号进行信号交换。总线主设备110输出写入地址信道、写入数据信道以及读出地址信道的Valid信号，总线从设备130输出与各自对应的Ready信号。另外，总线从设备130输出写入响应信道以及读出数据信道的Valid信号，总线主设备110输出对各自作出响应的Ready信号。此外，为了各自进行区分，按照每个信道对Valid信号以及Ready信号赋予单独的名称。
[0050]例如，在从总线主设备IlOA向总线从设备130A的数据写入中，总线主设备IlOA将写入地址信道信号以及写入数据信道信号分别与Valid信号一起输出。总线从设备130A输出Ready信号后取入从总线主设备IlOA输入的写入地址信道信号以及写入数据信道信号，开始写入处理。
[0051]根据驱动总线从设备130的动作频率以及数据的写入流程等，总线从设备130写入所需的时间按照每个总线从设备130而不同。例如，在总线从设备130A是由SRAM (StaticRandom Access Memory:静态随机存储器)构成的可高速访问的缓冲存储器的情况下，动作频率与总线连接体150相同或者是其以上，总线从设备130A最快以I个时钟周期结束写入处理。
[0052]另一方面，在总线从设备130A是与外部的串行接口等的情况下，不仅接口中的处理速度比较低，而且需要将总线信号分割为多次，所以，在结束写入处理之前，需要大量的周期数。
[0053]结束写入处理后，总线从设备130A将写入响应信道信号与Valid信号一起输出至总线主设备110A。总线主设备IlOA输出Ready信号后，取入写入响应信道信号，结束一系列的写入动作。
[0054]在从总线主设备IlOA向总线从设备130A的数据读出中，总线主设备IlOA将读出地址信道信号与Valid信号一起输出。总线从设备130A输出Ready信号后，取入从总线主设备11OA输入的读出地址信道信号，开始读出处理。
[0055]总线从设备130A读出所需的时间与上述同样地，按照每个总线从设备130A而不同。结束读出处理后，总线从设备130A将读出数据信道信号与Valid信号一起输出至总线主设备110A。总线主设备IlOA输出Ready信号后，取入读出数据信道信号，结束一系列的读出动作。
[0056]图2是概括地示出实施方式I的总线主设备110的结构的框图。总线主设备110具备访问生成部111、指令队列112、数据队列113、传送请求输出顺序控制部114、传送请求输出部115、传送响应输入部116、地址映射存储部117、指令队列滞留时间比较部118和传送顺序匹配信息存储部119。
[0057]总线主设备110例如是CPU或DMA控制器那样向存储器或周边设备进行数据传送的模块。因此，访问生成部111生成数据的传送请求，向指令队列112以及数据队列113输出该传送请求。该传送请求包含由写入或读出的传送类别、传送对象地址以及传送数据长度(还称为突发长度)构成的指令信息、在传送类别为写入的情况下的写入数据。访问生成部111将包含传送类别、传送对象地址以及传送数据长度的指令信息存储到指令队列112内，将写入数据存储到数据队列113内。换言之，访问生成部111生成指令信息，将该指令信息存储到指令队列112内，该指令信息包含表示请求数据传送的传送请求的类别的传送类别、以及该传送请求的送达目的地的总线从设备的传送对象地址。
[0058]指令队列112存储由访问生成部111生成的指令信息。此外，指令队列112除了指令信息之外，还存储用于管理指令信息的管理信息。图3是示出指令队列112所存储的信息的概略图。此外，在图3中示出使指令队列112的队列构成数成为“4”、向被分配了队列编号“O”?“3”的区域存储信息的例子，但还以根据总线主设备110的动作速度或传送数据量等，由任意的队列数构成。
[0059]指令信息分别包含从访问生成部111输出的传送类别、传送对象地址以及传送数据长度。
[0060]传送类别是表示请求数据传送的传送请求的类别的信息。这里，作为传送类别，存在向总线从设备130写入数据的“写入”和从总线从设备130读出数据的“读出”。
[0061]传送对象地址是传送请求的送达目的地的总线从设备130的地址。
[0062]传送数据长度是表示进行传送的数据的大小的信息。
[0063]管理信息按照每个指令信息而包含队列有效无效信息、传送请求输出信息以及传送ID0
[0064]队列有效