数控io总线控制系统的制作方法
【专利摘要】本实用新型涉及一种数控IO总线控制系统，通过数控模块与IO总线控制器直接通过PCI接口通讯，大大提高了通讯效率，便于大量数据的实时传输。PCI接口模块和总线控制模块在FPGA中通过硬件描述语言编程实现。FPGA结构灵活、速度快，能够有效提高数据处理和传输效率，并且方便后续的功能拓展。由于不需要像通用总线控制器一样考虑与多种设备兼容，因此，总线命令十分精简，大大提升了通讯效率。
【专利说明】
数控1总线控制系统
技术领域
[0001 ] 本实用新型涉及自动化控制领域，特别是涉及一种结构简单、效率高的数控1总线控制系统。
【背景技术】
[0002]现场总线技术自推广以来，已经在世界范围内应用于工业控制的各个领域。现场总线的技术已经或正在应用于冶金、汽车制造、烟草机械、环境保护、石油化工、电力能源、纺织机械等各个行业。应用的总线协议主要包括PROFIBUS、DeviceNet、Foundat1n、Fieldbus、Interbus_S等。国外设计的现场总线控制系统已应用很广泛，从单机设备到整个生产线的输送系统，全部采用现场总线的控制方法。而国内的应用仍大多集中生产线的输送系统、随着技术的不断发展和观念的更新必然会逐步扩展其应用领域。通用的总线装置由于要考虑与多种工业设备的兼容性，一般结构复杂、通讯速度受限、成本高，无法满足用户对成本和效率的需求。
【实用新型内容】
[0003]基于此，有必要提供一种结构简单、效率高的数控1总线控制系统。
[0004]—种数控1总线控制系统，包括数控模块、1总线控制器及1模块；
[0005]所述1总线控制器通过PCI接口连接所述数控模块，所述1总线控制器通过1总线连接所述1模块；
[0006]所述1总线控制器包括依次连接的PCI接口模块、总线控制模块及总线接口模块；
[0007]所述PCI接口模块用于实现所述1总线控制器与所述PCI接口的通讯；
[0008]所述总线控制模块用于对所述1总线的命令进行处理及地址分配；
[0009]所述总线接口模块用于实现所述1总线控制器与所述1模块的之间数据传输；
[0010]所述数控模块通过所述PCI接口与所述1总线控制器进行数据交互，所述1总线控制器将所述PCI接口传输过来的数据和指令发送到1总线上，并将所述1总线上返回的数据传输给所述PCI接口模块；
[0011]所述1模块为所述1总线的从站，用于与所述1总线控制器进行通讯。
[0012]在其中一个实施例中，所述PCI接口模块与所述总线控制模块采用FPGA的硬件描述语言编程实现。
[0013]在其中一个实施例中，所述PCI接口模块包括数据输入输出模块、配置模块、状态机模块及数据处理模块；所述数据输入输出模块同时连接所述配置模块、所述状态机模块及所述数据处理模块；
[0014]所述数据输入输出模块用于提取所述PCI接口上的输入数据，同时将要发送的数据输出到所述PCI接口上，并进行时序调度和管教分时复用处理；
[0015]所述配置模块用于分配PCI地址空间；
[0016]所述状态机模块用于处理PCI通讯过程；
[0017]所述数据处理模块用于提取PCI接口上输入数据中的有效信息，并将所述有效信息发送给所述总线控制模块；同时将所述总线控制模块返回的数据传输到PCI接口上。
[0018]在其中一个实施例中，所述状态机模块用于监控用户检测电压、温度及看门狗信号。
[0019]在其中一个实施例中，所述总线控制模块包括总线命令处理模块、所述地址分配模块及所述数据传输模块；
[0020]所述总线命令处理模块用于读写存储模块中的总线命令；所述地址分配模块用于将PCI地址空间划分为不同的段来定义存储模块；
[0021]所述数据传输模块用于输出所述总线控制模块发送的指令并将1总线中的PCI数据读取到所述总线控制模块中。
[0022]在其中一个实施例中，所述存储模块包括寄存器及RAM存储器。
[0023]在其中一个实施例中，所述每段地址对应不同的寄存器。
[0024]在其中一个实施例中，所述地址分配模块为每个从站分配地址，并对从站内部的地址空间进行定义。
[0025]在其中一个实施例中，所述1总线的地址和数据采用Sbit的数据位数。
[0026]在其中一个实施例中，所述从站的地址从00到FF之间每隔8个地址依次递增，并在所述从站的内部地址空间中引入索引。
[0027]上述数控1总线控制系统通过数控模块与1总线控制器直接通过PCI接口通讯，大大提高了通讯效率，便于大量数据的实时传输。PCI接口模块和总线控制模块在FPGA中通过硬件描述语言编程实现。FPGA结构灵活、速度快，能够有效提高数据处理和传输效率，并且方便后续的功能拓展。由于不需要像通用总线控制器一样考虑与多种设备兼容，因此，总线命令十分精简，大大提升了通讯效率。
【附图说明】
[0028]图1为数控1总线控制系统的模块图；
[0029]图2为1总线控制器的模块图；
[0030]图3为PCI接口模块的模块图；
[0031]图4为总线控制模块的模块图；
[0032]图5为PCI地址空间划分示意图；
[0033]图6为从站地址示意图；
[0034]图7为从站地址索引不意图；
[0035]图8为寄存器的字节定义示意图。
【具体实施方式】
[0036]为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳的实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
[0037]需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0038]除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0039]如图1所示，为数控1总线控制系统的模块图。
[0040]请结合图2。
[0041]—种数控1总线控制系统，包括数控模块101、1总线控制器102及1模块103。
[0042]所述1 总线控制器 102 通过 PCI 接口(Peripheral Component Interconnect，外设部件互连标准)连接所述数控模块101，所述1总线控制器102通过1总线连接所述1模块103。
[0043]所述1总线控制器102包括依次连接的PCI接口模块201、总线控制模块202及总线接口模块203。
[0044]所述PCI接口模块201用于实现所述1总线控制器102与所述PCI接口的通讯。
[0045]所述总线控制模块202用于对所述1总线的命令进行处理及地址分配。
[0046]所述总线接口模块203用于实现所述1总线控制器102与所述1模块103的之间数据传输。
[0047]所述数控模块101通过所述PCI接口与所述1总线控制器102进行数据交互，所述1总线控制器102将所述PCI接口传输过来的数据和指令发送到1总线上，并将所述1总线上返回的数据传输给所述PCI接口模块201。
[0048]所述1模块103为所述1总线的从站，用于与所述1总线控制器102进行通讯。
[0049]在本实施例中，数控模块101通过PCI机的PCI接口与1总线控制器进行数据交互。1总线控制器102将PCI机传输过来的数据好指令发送到1总线上，并将1总线上返回的数据传输给PCI接口模块201。由于1模块103作为1总线的从站与1总线控制器102进行通讯。数控模块101与1总线控制器102直接通过PCI接口通讯，大大地提高了通讯效率，便于大量数据的实时传输。
[0050]在本实施例中，PCI接口模块201与所述总线控制模块202采用FPGA的硬件描述语言编程实现。
[0051]请结合图3。
[0052]PCI接口模块包括数据输入输出模块301、配置模块302、状态机模块303及数据处理模块304 ;所述数据输入输出模块301同时连接所述配置模块302、所述状态机模块303及所述数据处理模块304。
[0053]所述数据输入输出模块301用于提取所述PCI接口上的输入数据，同时将要发送的数据输出到所述PCI接口上，并进行时序调度和管教分时复用处理。
[0054]所述配置模块302用于分配PCI地址空间。
[0055]所述状态机模块303用于处理PCI通讯过程。
[0056]所述数据处理模块303用于提取PCI接口上输入数据中的有效信息，并将所述有效信息发送给所述总线控制模块202 ;同时将所述总线控制模块返回的数据传输到PCI接口上。
[0057]状态机模块303还用于监控用户检测电压、温度及看门狗信号。
[0058]PCI接口模块201实现1总线控制器102与PC机的PCI接口的通讯，总线控制模块202实现总线命令处理、地址分配。总线接口模块203实现1总线控制器102与1模块103的数据传输。
[0059]请结合图4。
[0060]在本实施例中，总线控制模块202包括总线命令处理模块401、所述地址分配模块402及所述数据传输模块403。
[0061]所述总线命令处理模块401用于读写存储模块中的总线命令；所述地址分配模块402用于将PCI地址空间划分为不同的段来定义存储模块。
[0062]所述数据传输模块403用于输出所述总线控制模块202发送的指令并将1总线中的PCI数据读取到所述总线控制模块202中。
[0063]在本实施例中，总线命令模块401通过读写寄存器来实现总线命令控制。将PCI地址空间划分为不同的段来定义寄存器。如图5所示。每段地址对应不同的寄存器，通过寄存器的读写实现总线命令的处理。硬件配置用于实现通讯速率的选择、存储空间的大小等硬件信息的定义；10总线控制器102用于对总线地址和数据的读写；状态监控用户检测电压、温度、看门狗等信号；RAM(Random-Access Memory，随机存取存储器)用于数据的存储和读写。由于不需要像通用总线控制器一样考虑与多种设备兼容，因此1总线控制器102发出的总线命令十分精简，大大提升了通讯效率。
[0064]PCI 接口 模块 201 和总线控制模块 202 在 FPGA (Field - Programmable GateArray，现场可编程门阵列)中通过硬件描述语言编程实现。FPGA结构灵活、速度快，能够有效提高数据处理和传输效率，并且方便后续的功能拓展。
[0065]在本实施例中，存储模块包括寄存器及RAM存储器。
[0066]在本实施例中，每段地址对应不同的寄存器。
[0067]地址分配模块为每个从站分配地址，并对从站内部的地址空间进行定义。
[0068]从站的地址从00到FF之间每隔8个地址依次递增，并在所述从站的内部地址空间中引入索引。
[0069]具体的，地址分配模块一方面为每个从站分配地址，另一方面对从站内部地址空间进行定义。1总线地址和数据都采用Sbit的数据位数，这样可以保证地址、输入数据、输出数据在32位的PCI接口上同时传输，可以提高数据的传输效率和实时性。从站的地址从00到FF之间每隔8个地址依次递增，如图6所示。间隔的8个地址作为从站的内部地址空间使用，8个地址非常有限，无法进行复杂的逻辑控制，在从站的内部地址空间中引入索引，大大地提高了地址空间的使用率，如图7所示。
[0070]总线接口模块203主要控制1总线数据的传输方式和时序，将PCI地址空间中1总线控制寄存器的第一字节(bitO-7)定义为1总线地址(C)，第二字节(bit8-15)定义为1总线输出数据(A)，第三字节(bitl6-23)定义为1总线输入数据(B)，如图8所示。往总线上写数据的时候，地址C默认为0，首选将数据写到A上，延迟Ius以后再将目标地址写到C上，从站需要在地址C转换为O的过程中读取数据A ;10总线控制器102从总线上读数据的时候，地址C默认为0，首先将目标地址写到C上，从站识别地址后，将响应数据写在B上，这时总线控制器可以读取数据，完成之后地址C再次切换为O。
[0071]基于上述所有实施例，数控1总线控制系统结构简单、速度快、使用方便、成本低；数控模块101与1总线控制器102直接通过PCI接口通讯，大大地提高了通讯效率，便于大量数据的实时传输；
[0072]采用FPGA作为处理器，其结构灵活、速度快，能够有效提高数据处理和传输效率，并且方便后续的功能拓展；且总线命令十分精简，大大提升了通讯效率。
[0073]在从站的内部地址空间中引入索引，大大地提高了地址空间的使用率；自定义的数控1总线控制系统专用1总线，不需要购买通用总线控制器的IP核和ASIC芯片，降低了广品的成品。
[0074]基于上述所有实施例，PCI地址空间内寄存器地址的分配可根据用户需求灵活变动。
[0075]1总线的地址和数据位数可以为其他数值，如16bit或是32bit ；
[0076]从站的地址分配方式可以为顺序或逆序。
[0077]从站的地址空间的直接地址和索引地址分配方式可根据用户需求灵活变动。
[0078]上述数控1总线控制系统通过数控模块101与1总线控制器102直接通过PCI接口通讯，大大提高了通讯效率，便于大量数据的实时传输。PCI接口模块201和总线控制模块202在FPGA中通过硬件描述语言编程实现。FPGA结构灵活、速度快，能够有效提高数据处理和传输效率，并且方便后续的功能拓展。由于不需要像通用总线控制器一样考虑与多种设备兼容，因此，总线命令十分精简，大大提升了通讯效率。
[0079]以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0080]以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【主权项】
1.一种数控1总线控制系统，其特征在于，包括数控模块、1总线控制器及1模块； 所述1总线控制器通过PCI接口连接所述数控模块，所述1总线控制器通过1总线连接所述1模块； 所述1总线控制器包括依次连接的PCI接口模块、总线控制模块及总线接口模块； 所述PCI接口模块用于实现所述1总线控制器与所述PCI接口的通讯； 所述总线控制模块用于对所述1总线的命令进行处理及地址分配； 所述总线接口模块用于实现所述1总线控制器与所述1模块的之间数据传输； 所述数控模块通过所述PCI接口与所述1总线控制器进行数据交互，所述1总线控制器将所述PCI接口传输过来的数据和指令发送到1总线上，并将所述1总线上返回的数据传输给所述PCI接口模块； 所述1模块为所述1总线的从站，用于与所述1总线控制器进行通讯。2.根据权利要求1所述的数控1总线控制系统，其特征在于，所述PCI接口模块与所述总线控制模块采用FPGA的硬件描述语言编程实现。3.根据权利要求1所述的数控1总线控制系统，其特征在于，所述PCI接口模块包括数据输入输出模块、配置模块、状态机模块及数据处理模块；所述数据输入输出模块同时连接所述配置模块、所述状态机模块及所述数据处理模块； 所述数据输入输出模块用于提取所述PCI接口上的输入数据，同时将要发送的数据输出到所述PCI接口上，并进行时序调度和管教分时复用处理； 所述配置模块用于分配PCI地址空间； 所述状态机模块用于处理PCI通讯过程； 所述数据处理模块用于提取PCI接口上输入数据中的有效信息，并将所述有效信息发送给所述总线控制模块；同时将所述总线控制模块返回的数据传输到PCI接口上。4.根据权利要求3所述的数控1总线控制系统，其特征在于，所述状态机模块用于监控用户检测电压、温度及看门狗信号。5.根据权利要求1所述的数控1总线控制系统，其特征在于，所述总线控制模块包括总线命令处理模块、地址分配模块及数据传输模块； 所述总线命令处理模块用于读写存储模块中的总线命令；所述地址分配模块用于将PCI地址空间划分为不同的段来定义存储模块； 所述数据传输模块用于输出所述总线控制模块发送的指令并将1总线中的PCI数据读取到所述总线控制模块中。6.根据权利要求5所述的数控1总线控制系统，其特征在于，所述存储模块包括寄存器及RAM存储器。7.根据权利要求5所述的数控1总线控制系统，其特征在于，所述每段地址对应不同的寄存器。8.根据权利要求5所述的数控1总线控制系统，其特征在于，所述地址分配模块为每个从站分配地址，并对从站内部的地址空间进行定义。9.根据权利要求5所述的数控1总线控制系统，其特征在于，所述1总线的地址和数据采用Sbit的数据位数。10.根据权利要求5所述的数控1总线控制系统，其特征在于，所述从站的地址从00 到FF之间每隔8个地址依次递增，并在所述从站的内部地址空间中引入索引。
【文档编号】G05B19/414GK205540213SQ201520762894
【公开日】2016年8月31日
【申请日】2015年9月29日
【发明人】封雨鑫, 李 荣, 陈燚, 高云峰
【申请人】大族激光科技产业集团股份有限公司, 深圳大族彼岸数字控制软件技术有限公司