;R2与R3返回电压至MC34063引脚CII与参考电压VREF比较决定输出通路是否关断；所述的+5V转+3.3V电路包括电压转换芯片LM1117-3.3，输出+3.3V电路滤波电容C4、C10。
[0031 ] 再进一步，所述微处理器电路中，所述复位电路包括电阻Rl 1和电容C5，为微处理器提供复位信号J4为输出韦根信号选择端，选择wg34和wg26两种韦根信号输出格式；J5为液晶显示内容选择端(LOGO) ；J6为2.4GHz频段不同款读头选择端，断开选择SHNM200G读头，短路选择SHNM100读头。
[0032]更进一步，所述液晶显示电路中，HP12232的/RESET、El、E2、R/W、A0分别与微处理器 PC7、PC9、PC6、PC8 口连接；
[0033]所述JTAG接口电路中，R4?R8为对应引脚上拉电阻。
[0034]所述的STM32_ISP电路通过J2接口以串口方式烧写程序，通过ISP_TXD，ISP_RXD引脚与微处理器进行串口数据传输，实现双频读卡器的软件升级，同时上位机可发送控制信号至微处理器Β00Τ0引脚控制读卡器装置启动。
[0035]所述的韦根(WIEGAND)信号电路中，三态缓冲器74HC244的输入端口 Al、A2连接微处理器PA0、PA1端口，输出端口 Y1，Y2连接接口 CN1，通过外围电路与外部主控制面板连接，韦根信号电路用于双频读卡器与主控制面板的数据通信。
[0036]参见图1，电路功能示意图。一种集成双频段射频读卡器装置主电路，包括微处理器STM32F101电路、电源电路、液晶显示电路、感应天线和读写电路、JTAG接口电路、STM32_ISP电路、韦根(WIEGAND)信号电路。所述的感应天线和读写电路包括13.56M和2.4G读卡模块，由跳线接口 J6选择2.4G读卡实际工作模块。微处理器STM32F101通过读卡模块与外部射频应用交换数据。同时微处理器可通过韦根电路传递韦根信息至主控制板，并将相应显示信息传送到液晶模块显示。所述的TM32_ISP下载电路和JTAG电路起对下位机系统软件升级和调试，电源电路为读卡器所有部件进行供电。
[0037]所述的感应天线和读写电路包括13.56MHz读卡模块ZLG500S、ZLG500S型天线、2.4GHz通信模块SHNM201G和SHNM100。通过跳线接口 J6可选择工作的2.4GHz频段读头，断开为选择SHNM200G读头，短路选择SHNM100读头。所述的模块13.56MHz读卡模块ZLG500S通过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，通过接口 J3连接模块天线。所述的通信模块SHNM201G和SHNM100都为2.4G频段通信模块，与微处理器PA9/USART1_TX, PA10/USART1_RX端口连接，跳线接口 J6选择实际工作模块。
[0038]所述的电源电路接入为+12V直流。所述的+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、低频高频滤波电容Cl、C2，对输入的直流起稳压作用。+12V直流接入通过DC/DC变换转换元件MC34063输出+5V直流电压。其中R2与R3通路返回电压至MC34063引脚Cl I与参考电压芯片内参考电压VREF比较决定输出通路是否关断。所述的+5V转+3.3V电路包括电压转换芯片LM1117-3.3，滤波电容C4，C10对+3.3V直流输出起稳压作用。
[0039]所述的韦根(WIEGAND)信号电路包括三态缓冲器74HC244、瞬态抑制二极管SMBJ18CA。所述的三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的输入端口 A1、A2连接微处理器PA0、PA1端口，输出端口 Yl，Y2连接接口 CN1，通过外围电路与外部主控制面板连接。韦根信号电路用于双频读卡器与主控制面板的数据通信。为防止外部高压电流损坏电路，瞬态抑制二极管SMBJ18CA分别与韦根信号线并联。
【主权项】
1.一种集成双频读卡器装置，其特征在于:包括电源电路、微处理器电路、液晶显示电路、感应天线和读写电路、JTAG接口电路、STM32_ISP下载电路和韦根信号电路；其中， 所述的电源电路包括+12V转+5V电源电路、+5V转+3V电源电路； 所述微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频读卡器选择电路，所述双频读卡器选择电路包括跳线接口 J4、J5、J6，跳线接口J4、J5、J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5、J6的另一端接地； 所述液晶显示电路包括液晶模块HP12232-05，与微处理器8位并口数据通信； 所述JTAG接口电路为读卡器调试接口，能够对下位机微处理器软件进行调试；所述STM32_ISP下载电路通过接口 J2与外围电路相连； 所述感应天线和读写电路包括13.56MHz读写卡模块ZLG500S、ZLG500S型天线、2.4GHz通信模块SHNM201G和SHNM100，所述13.56MHz读写卡模块ZLG500S通过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，通过接口 J3连接模块天线；所述的通信模块SHNM201G和SHNM100都为2.4G频段通信模块，通过跳线接口 J6选择实际使用模块； 所述的韦根信号电路包括三态缓冲器74HC244和瞬态抑制二极管SMBJ18CA，所述三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，所述瞬态抑制二极管SMBJ18CA用于防止非正常高压电流导致电路损坏。2.如权利要求1所述的一种集成双频读卡器装置，其特征在于:所述电源电路中，所述+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、低频高频滤波电容C1、C2，DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16、C17和滤波电感LI ；R2与R3返回电压至MC34063引脚CII与参考电压VREF比较决定输出通路是否关断；所述的+5V转+3.3V电路包括电压转换芯片LM1117-3.3，输出+3.3V电路滤波电容C4、C1。3.如权利要求1或2所述的一种集成双频读卡器装置，其特征在于:所述微处理器电路中，所述复位电路包括电阻R11和电容C5，为微处理器提供复位信号J4为输出韦根信号选择端，选择wg34和wg26两种韦根信号输出格式J5为液晶显示内容选择端(LOGO) ；J6为2.4GHz频段不同款读头选择端，断开选择SHNM200G读头，短路选择SHNM100读头。4.如权利要求1或2所述的一种集成双频读卡器装置，其特征在于:所述液晶显示电路中，HP 12232 的 /RESET、El、E2、R/W、A0 分别与微处理器 PC7、PC9、PC6、PC8 口连接。5.如权利要求1或2所述的一种集成双频读卡器装置，其特征在于:所述JTAG接口电路中，R4?R8为对应引脚上拉电阻。6.如权利要求1或2所述的一种集成双频读卡器装置，其特征在于:所述的STM32_ISP电路通过J2接口以串口方式烧写程序，通过ISP_TXD，ISP_RXD引脚与微处理器进行串口数据传输，实现双频读卡器的软件升级，同时上位机可发送控制信号至微处理器Β00Τ0引脚控制读卡器装置启动。7.如权利要求1或2所述的一种集成双频读卡器装置，其特征在于:所述的韦根信号电路中，三态缓冲器74HC244的输入端口 Al、A2连接微处理器PAO、PA1端口，输出端口Y1，Y2连接接口 CN1，通过外围电路与外部主控制面板连接，韦根信号电路用于双频读卡器与主控制面板的数据通信。
【专利摘要】一种集成双频读卡器装置，包括微处理器STM32F101电路、电源电路、液晶显示电路、感应天线和读写电路、JTAG接口电路、STM32_ISP下载电路和韦根信号电路，所述感应天线和读写电路包括13.56M和2.4G读卡模块，由跳线接口J6选择2.4G读卡实际工作模块，微处理器STM32F101通过读卡模块与外部射频应用交换数据，同时可通过韦根电路传递韦根信息至主控制板，并将相应显示信息传送到液晶模块显示。所述的TM32_ISP下载电路和JTAG电路起对下位机系统软件升级和调试，电源电路为读卡器所有部件进行供电。本发明提供一种高可靠性、能高效扩展的集成双频读卡器装置。
【IPC分类】G06K17/00
【公开号】CN105260755
【申请号】CN201510662541
【发明人】王涌, 甘少聪, 李宏建
【申请人】浙江工业大学义乌科学技术研究院有限公司
【公开日】2016年1月20日
【申请日】2015年10月14日