一种标准单元优化方法及系统的制作方法
【技术领域】
[0001]本发明涉及集成电路设计技术领域，特别涉及一种标准单元优化方法及系统。
【背景技术】
[0002]在集成电路设计中，需要在晶体管的层次上进行每个单元的性能、面积的优化设计，随着大规模集成电路的发展，电路结构越来越复杂，设计周期也越来越长，为了提高电路和版图的设计效率，现提出了标准单元法。标准单元法即是将人工设计好的各种成熟的、优化的、版图等高的标准单元存储在一个单元数据库中，这样就可以通过调用单元数据库的这些标准单元，以适当方式将它们排成几行，使芯片成长方形，行间留出足够的空隙作为单元行间的连线通道，在此基础上，就可以根据已有的布局、布线算法，利用EDA (Electronic design automat1n，电子设计自动化)工具自动布出用户所要求的集成电路。
[0003]传统的标准单元优化方法如图1所示，包括如下步骤:
[0004]步骤1:输入标准单元的电路原理图、性能指标及测试激励。
[0005]步骤2:手动设定标准单元的器件参数值。
[0006]步骤3:通过电路仿真对标准单元电路(不含寄生参数)进行性能测试。
[0007]步骤4:将经步骤3获得的性能测试值与输入的性能指标进行比较，如果性能测试值满足性能指标的要求，则执行步骤5，否则执行步骤2。
[0008]步骤5:手动设计标准单元版图。
[0009]步骤6:通过寄生提取工具提取标准单元版图的寄生参数。
[0010]步骤7:通过电路仿真对标准单元电路(含寄生参数)进行性能测试。
[0011]步骤8:将经步骤7获得的性能测试值与输入的性能指标进行比较，如果性能测试值满足性能指标的要求，则执行步骤10，否则执行步骤9。
[0012]步骤9:手动调整标准单元的器件参数值，然后执行步骤5。
[0013]步骤10:输出标准单元电路、版图及经步骤7获得的性能测试值。
[0014]该传统的标准单元优化方法主要采用手动设计，即手动调整器件参数值、手动设计版图、手动调用电路仿真器、手动调用寄生提取工具等，因此存在设计效率低下，设计周期较长，进而限制了优化过程中对优化解空间的探索次数的问题，这将最终降低标准单元库的建库效率。另外，随着集成电路工艺的进步，特征尺寸不断缩小，电路性能受寄生参数的影响变得更为显著，上述步骤3中不考虑寄生参数的电路仿真评估出的电路性能的可信度在不断下降，这将从另一方面影响标准单元的设计效率及标准单元库的建库效率。
【发明内容】
[0015]本发明实施例的目的是提供一种适合于自动进行标准单元优化的标准单元优化方法及系统。
[0016]为了实现上述目的，本发明采用的技术方案为:一种标准单元优化方法，包括:
[0017]获取标准单元的当前电路和与所述当前电路相对应的当前版图；
[0018]提取所述当前版图的寄生参数；
[0019]在所述当前电路中增加所述寄生参数，生成带寄生电路；
[0020]对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；
[0021]如果所述性能测试值不满足性能指标的要求，则:
[0022]对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；
[0023]根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；
[0024]将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。
[0025]优选的是，所述器件参数值为MOS管的栅长和栅宽，所述对带寄生电路的器件参数值进行调整得到已调整电路包括:
[0026]以对带寄生电路中所有同类型的MOS管的栅宽进行相同尺度的调整，及对带寄生电路中栅极连接在一起的一对MOS管的栅长进行相同尺度的调整为约束条件，对带寄生电路的MOS管的栅长和栅宽进行调整得到已调整电路。
[0027]优选的是，所述对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路包括:
[0028]对带寄生电路的器件参数值进行调整，得到已调整电路；
[0029]对已调整电路进行性能测试，得到已调整电路的性能测试值；
[0030]判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围；
[0031]如是，则:
[0032]判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路；
[0033]如否，则:
[0034]将所述已调整电路作为所述参照电路。
[0035]优选的是，所述对带寄生电路的器件参数值进行调整得到已调整电路包括:
[0036]根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整。
[0037]优选的是，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整包括:
[0038]根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围；
[0039]对器件参数值在对应器件参数值的取值范围内进行随机调整。
[0040]优选的是，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围包括:
[0041]计算所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，作为基准值；
[0042]将所述基准值取负加设定值得到增益下限，将所述基准值加所述设定值得到增益上限；
[0043]将所述带寄生电路的器件参数值分别乘以所述增益下限和所述增益上限，得到对应器件参数值的取值范围。
[0044]优选的是，所述将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新包括:
[0045]获取与所述当前版图相对应的电路作为上一电路；
[0046]计算所述当前电路的MOS管的栅宽与所述上一电路的对应MOS管的栅宽间的差值，作为MOS管的栅宽差值；
[0047]计算所述当前电路的MOS管的栅长与所述上一电路的对应MOS管的栅长间的差值，作为MOS管对的栅长差值；
[0048]在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图；
[0049]将所述当前版图更新为所述最新版图。
[0050]优选的是，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括:
[0051]在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图；
[0052]在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。
[0053]优选的是，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图包括:
[0054]在所述当前版图的基础上，将PMOS管的栅宽增加PMOS管的栅宽差值，得到已调整PMOS栅宽的版图；
[0055]在所述已调整PMOS栅宽的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到所述已调整栅宽的版图。
[0056]优选的是，所述在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括:
[0057]将栅极连接在一起的一对MOS管视为同一 MOS管；
[0058]在所述已调整栅宽的版图的基础上，顺次将不同MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。
[0059]为了实现上述目的，本发明采用的技术方案为:一种标准单元优化系统，包括:
[0060]获取模块，用于获取标准单元的当前电路和与所述当前电路相对应的当前版图；
[0061]寄生参数提起模块，用于提取所述当前版图的寄生参数；
[0062]带寄生电路生成模块，用于在所述当前电路中增加所述寄生参数，生成带寄生电路；
[0063]测试模块，用于对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；
[0064