配件、主机、多配件id的识别系统及方法
【专利摘要】本发明涉及了一种配件、主机、多配件ID的识别系统及方法，该配件包括：第一IO口，用于接收主机所发送的询问脉冲；脉冲产生单元，用于产生反馈脉冲，且反馈脉冲与询问脉冲的间隔时间与该配件ID相关；第二IO口，用于向主机发送反馈脉冲。该主机包括：发送单元，用于通过其信号输出端向各个配件发送询问脉冲；接收单元，用于通过其信号输入端接收反馈脉冲；获取单元，用于获取反馈脉冲与询问脉冲的间隔时间；查询单元，用于根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询间隔时间所对应的配件ID。实施本发明的技术方案，配件和主机的电路简单，成本低廉，而且，在极少资源占用的情况下，实现了大的ID空间和多配件同时识别。
【专利说明】
配件、主机、多配件ID的识别系统及方法
技术领域
[0001] 本发明设及配件识别领域，尤其设及一种配件、主机、多配件ID的识别系统及方 法。
【背景技术】
[0002] 配件ID识别电路一般要求设计简单、成本低廉。目前，现有技术通常采用W下两种 方法进行配件ID的识别：
[0003] 1.0 肥 WIRE
[0004] 0肥WIRE是美国MaximA)allas公司开发的一种单线总线协议。如果要使用运种协 定，配件和主机端都要有专口编解码运个协定的特有的硬件单元，属于特有总线；
[0005] 2.并行输入口
[0006] 先定义若干输入口，通过输入口的逻辑变化编码来获得ID，ID数量就是定义接口 数量的2"，比如定义输入口A1、A2,根据逻辑编码，就可W得到4142={00,01，10，11}运4个 编码。
[0007] 但是，若采用ONEWIRE总线识别配件ID，则需要专口的功能硬件，设计更复杂，且成 本也更高;若采用并行输入口识别配件ID，则会占用比较多的接口，且不能同时识别多个配 件ID，因此不利于产品的小型化和结构设计。
【发明内容】
[000引本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种配件、主机、 多配件ID的识别系统及方法，配件和主机的电路简单，成本低廉，而且，在极少资源占用的 情况下，实现了大的ID空间和多配件同时识别。
[0009] 本发明解决其技术问题所采用的技术方案是:构造一种配件，包括：
[0010] 第一 IO 口，用于接收主机所发送的询问脉冲；
[0011] 脉冲产生单元，用于根据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询 问脉冲的间隔时间与该配件ID相关；
[0012] 第二IO 口，用于向主机发送反馈脉冲。
[0013] 优选地，所述脉冲产生单元包括定时器。
[0014] 优选地，所述脉冲产生单元包括第一多谐振荡器、第二多谐振荡器、第一电阻、第 一电容、第一二极管、第二电阻、第二电容和第二二极管，其中，所述第一多谐振荡器的负边 沿触发输入端连接所述第一 IO 口，其正边沿触发输入端连接电源电压，其低电平输出端连 接所述第二多谐振荡器的正边沿触发输入端，所述第二多谐振荡器的负边沿触发输入端接 地，其低电平输出端连接所述第二IO 口，所述第一多谐振荡器的直接复位端和所述第二多 谐振荡器的直接复位端分别接电源电压;所述第一电阻的第一端接电源电压，其第二端连 接所述第一多谐振荡器的外电阻连接端，所述第一电容的第一端接所述第一多谐振荡器的 外电容连接端，其第二端接所述第一电阻的第二端，所述第一二极管的正极连接所述第一 电容的第二端，其负极连接电源电压;所述第二电阻的第一端接电源电压，其第二端连接所 述第二多谐振荡器的外电阻连接端，所述第二电容的第一端接所述第二多谐振荡器的外电 容连接端，其第二端接所述第二电阻的第二端，所述第二二极管的正极连接所述第二电容 的第二端，其负极连接电源电压；
[0015] 而且，所述第一电阻和所述第一电容与该配件所对应的间隔时间相关。
[0016] 本发明还构造一种主机，包括：
[0017] 发送单元，用于通过其信号输出端向各个配件发送询问脉冲；
[0018] 接收单元，用于通过其信号输入端接收配件所反馈的反馈脉冲；
[0019] 获取单元，用于根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询 问脉冲的间隔时间；
[0020] 查询单元，用于根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查 询所获取的间隔时间所对应的配件ID。
[0021] 本发明还构造一种主机，包括：
[0022] 存储器，用于存储程序指令；
[0023] 处理器，用于根据所述存储器所存储的程序指令执行W下步骤：
[0024] 通过其信号输出端向各个配件发送询问脉冲；
[0025] 通过其信号输入端接收配件所反馈的反馈脉冲；
[0026] 根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲的间隔时 间；
[0027] 根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获取的间隔 时间所对应的配件ID。
[00%]本发明还构造一种多配件ID的识别系统，其特征在于，包括W上所述的主机和多 个W上所述的配件，而且，主机的信号输出端、信号输入端分别连接各个配件的两个IO 口。
[0029] 本发明还构造一种多配件ID的识别方法，主机的信号输出端、信号输入端分别与 各个配件的两个IO 口连接，包括：
[0030] 主机通过其信号输出端向各个配件发送询问脉冲；
[0031 ]主机通过其信号输入端接收配件所反馈的反馈脉冲；
[0032] 主机根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲的间 隔时间；
[0033] 主机根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获取的 间隔时间所对应的配件ID。
[0034] 本发明还构造一种多配件ID的识别方法，配件的两个IO 口分别与主机的信号输出 端、信号输入端连接，包括：
[0035] 配件通过其第一 IO 口接收主机所发送的询问脉冲；
[0036] 配件据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询问脉冲的间隔时间 与该配件ID相关；
[0037] 配件通过其第二IO 口向主机发送反馈脉冲。
[0038] 实施本发明的技术方案，首先对不同配件设置不同的间隔时间，当主机向各个配 件发送询问脉冲后，不同配件根据其所对应的间隔时间产生一反馈脉冲，主机根据不同配 件所返回的反馈脉冲获取各个配件所对应的间隔时间，从而根据间隔时间获取配件ID。因 此，相比现有技术中ONEWIRE总线的方式，配件和主机的电路简单，成本低廉;相比现有技术 中采用并行输入口的方式，可在极少资源情况下，实现了大的ID空间和多配件同时识别。
【附图说明】
[0039] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可W 根据运些附图获得其他的附图。附图中：
[0040] 图1是本发明多配件ID的识别系统实施例一的逻辑结构图；
[0041] 图2是图1中主机实施例一的逻辑结构图；
[0042] 图3是询问脉冲与反馈脉冲的时序图；
[0043] 图4是图1中配件实施例一的逻辑结构图；
[0044] 图5是图4中脉冲产生单元实施例一的电路图；
[0045] 图6是不同配件的脉冲产生单元的仿真效果图；
[0046] 图7是本发明主机实施例二的逻辑结构图；
[0047] 图8是本发明多配件ID的识别方法实施例一的流程图；
[0048] 图9是本发明多配件ID的识别方法实施例二的流程图。
【具体实施方式】
[0049] 图1是本发明多配件ID的识别系统实施例一的逻辑结构图，该实施例的多配件ID 的识别系统包括主机10及多个配件20、2〇/…、20"，其中，主机10的信号输出端(Xout)、信号 输入端(Xin)分别连接各个配件20、2〇/…、20"的两个IO口。
[0050] 图2是图1中主机实施例一的逻辑结构图，该实施例的主机包括发送单元11、接收 单元12、获取单元13和查询单元14。其中：发送单元11用于通过其信号输出端向各个配件发 送询问脉冲，例如，该询问脉冲为一个标准脉冲P(t0)，其可根据主机的MCU(未示出）的对脉 冲检测的可靠性设定输出；接收单元12用于通过其信号输入端接收配件所反馈的反馈脉 冲，其中，反馈脉冲与询问脉冲的间隔时间与配件ID相关，例如，该反馈脉冲为P(t0+At); 获取单元13用于根据询问脉冲及反馈脉冲，获取反馈脉冲与询问脉冲的间隔时间，例如，反 馈脉冲P(t0+At)与询问脉冲P(t0)的间隔时间为At;查询单元14用于根据预先存储的多 个间隔时间与多个配件ID的一一对应关系，查询所获取的间隔时间所对应的配件ID。
[0051] 结合图1-3,在主机10中，发送单元11通过其信号输出端(Xout)向各个配件20、 2〇/…、20"发送询问脉冲，接收单元12通过其信号输入端(Xin)接收各个配件20、2〇/…、20" 所反馈的反馈脉冲，获取单元13根据询问脉冲及各个反馈脉冲，获取各个反馈脉冲分别与 询问脉冲的间隔时间A tl、A A tn。最后，查询单元14根据预先存储的多个间隔时间 与多个配件ID的一一对应关系，查询所获取的各个间隔时间A tl、A A tn分别所对应 的配件ID，因此，检测At的大小，就知道连接主机连接有哪些配件了。
[0052] 图4是图1中配件实施例一的逻辑结构图，该实施例的配件包括第一IO口 21、脉冲 产生单元22和第二IO口23。其中，第一IO口21用于接收主机所发送的询问脉冲;脉冲产生单 元22用于根据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询问脉冲的间隔时间与 该配件ID相关;第二IO 口 23用于向主机发送反馈脉冲。
[0053] 其中，脉冲产生单元22可由多种方式来实现。在一个具体例子中，如果配件电路里 有MCU，则脉冲产生单元22可为定时器，该定时器可内置或外接于MCU，且直接用GPIO来做配 件的IO口，当然，在另一些例子中，脉冲产生单元22可由振荡器及外围电路来实现，下面W 成本比较低的多谐振荡器为例进行说明：
[0054] 结合图5,多谐振荡器Ul的型号为74HC123D，其由两个独立的单稳态多谐振荡器组 成，其中，第一多谐振荡器的负边沿触发输入端（多谐振荡器Ul的脚1)连接第一IO口，其正 边沿触发输入端（多谐振荡器Ul的脚2)通过电阻R250连接电源电压(VCC)，其直接复位端 (多谐振荡器Ul的脚3)通过电阻R249接电源电压，其低电平输出端（多谐振荡器Ul的脚4)连 接第二多谐振荡器的正边沿触发输入端(多谐振荡器Ul的脚10)，第二多谐振荡器的负边沿 触发输入端（多谐振荡器Ul的脚9)通过电阻R251接地，其直接复位端（多谐振荡器Ul的脚 11)通过电阻R247接电源电压，其低电平输出端(多谐振荡器Ul的脚12)连接第二IO口。在此 需说明的是，在其它实施例中，电阻R250、R251、R249、R247可省去其中的一个或多个。
[0055] 另外，电阻R242的第一端接电源电压，其第二端连接第一多谐振荡器的外电阻连 接端(多谐振荡器Ul的脚15)，电容C327的第一端接第一多谐振荡器的外电容连接端（多谐 振荡器Ul的脚14)，其第二端接电阻R242的第二端，二极管D2的正极连接电容C327的第二 端，其负极连接电源电压。而且，电阻R242的电阻值和电容C327的电容值决定该配件所对应 的间隔时间的长度，即，不同配件的脉冲产生单元中电阻R242和电容C327的值不同。电阻 R243的第一端接电源电压，其第二端连接第二多谐振荡器的外电阻连接端(多谐振荡器Ul 的脚7)，电容C328的第一端接第二多谐振荡器的外电容连接端(多谐振荡器Ul的脚6)，其第 二端接电阻R243的第二端，二极管Dl的正极连接电容C328的第二端，其负极连接电源电压。 电阻R243的电阻值和电容C328的电容值决定反馈脉冲的宽度。
[0化6]
[0化7]
[005引下面结合表1说明该实施例的脉冲产生单元的工作原理：
[0059] 首先，根据多谐振荡器的功能表，在第一多谐振荡器中，在其直接复位端（多谐振 荡器Ul的脚3)及正边沿触发输入端（多谐振荡器Ul的脚2)为高电平时，当其负边沿触发输 入端(多谐振荡器Ul的脚1)检测到询问脉冲的下降沿来临时，其低电平输出端(多谐振荡器 Ul的脚4)由高电平跳变为低电平，产生一延时脉冲，且该延时脉冲的脉宽与电阻R242、电容 C327的值相关。例如，延时脉冲的脉宽可通过公式1计算获得：
[0060] tw = K*REXT*CEXT公式 1
[OOW] 其中，切为延时脉冲的脉宽（n S)，Rext为电阻R24 2的阻值化Q )，Cext为电容C3 2 7的 电容值（pF)，K为系数，一般地，电源电压VCC为5V时，K = O. 45,电源电压VCC为2V时，K = O ?弓弓D
[0062] 在第二多谐振荡器中，在其直接复位端（多谐振荡器Ul的脚11)为高电平，且其负 边沿触发输入端(多谐振荡器Ul的脚9)为低电平时，当其正边沿触发输入端(多谐振荡器Ul 的脚10)检测到延时脉冲的上升沿来临时，其低电平输出端（多谐振荡器Ul的脚12)由高电 平跳变为低电平，产生一反馈脉冲，且该反馈脉冲的脉宽与电阻R243、电容C328的值相关， 具体计算方式可参照公式1。
[0063] 结合图6,当=个配件同时连接主机时，且对该=个配件分别设置的间隔时间为： A tl = 7.5ms，A t2 = 4.7ms，A t3 = 2.6ms，当询问脉冲P的下降沿到达时，S个配件中的脉 冲产生单元的第一多谐振荡器分别产生延时脉冲Dl、D2、D3，且Dl = 7.5ms，D2 = 4.7ms，D3 = 2.6ms，相应地，S个配件中的脉冲产生单元的第二多谐振荡器分别产生如图所示的反馈脉 冲F1、F2、F3。
[0064] 图7是本发明主机实施例二的逻辑结构图，该实施例的主机包括存储器15和处理 器16。其中，存储器15用于存储程序指令;处理器16用于根据所述存储器所存储的程序指令 执行W下步骤：
[0065] 通过其信号输出端向各个配件发送询问脉冲；
[0066] 通过其信号输入端接收配件所反馈的反馈脉冲；
[0067] 根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲的间隔时 间；
[0068] 根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获取的间隔 时间所对应的配件ID。
[0069] 图8是本发明多配件ID的识别方法实施例一的流程图，首先说明的是，主机的信号 输出端、信号输入端分别与各个配件的两个IO 口连接，该实施例的多配件ID的识别方法包 括：
[0070] S11.主机通过其信号输出端向各个配件发送询问脉冲；
[0071 ] S12.主机通过其信号输入端接收配件所反馈的反馈脉冲；
[0072] S13.主机根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲 的间隔时间；
[0073] S14.主机根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获 取的间隔时间所对应的配件ID。
[0074] 图9是本发明多配件ID的识别方法实施例二的流程图，首先说明的是，配件的两个 IO 口分别与主机的信号输出端、信号输入端连接，该实施例的多配件ID的识别方法包括：
[0075] S21.配件通过其第一 IO 口接收主机所发送的询问脉冲；
[0076] S22.配件据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询问脉冲的间隔 时间与该配件ID相关；
[0077] S23.配件通过其第二IO 口向主机发送反馈脉冲。
[0078] W上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可W有各种更改和变化。凡在本发明的精神和原则之内，所作的任何纂 改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
【主权项】
1. 一种配件，其特征在于，包括： 第一 10 口，用于接收主机所发送的询问脉冲； 脉冲产生单元，用于根据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询问脉 冲的间隔时间与该配件ID相关； 第二10 口，用于向主机发送反馈脉冲。2. 根据权利要求1所述的配件，其特征在于，所述脉冲产生单元包括定时器。3. 根据权利要求1所述的配件，其特征在于，所述脉冲产生单元包括第一多谐振荡器、 第二多谐振荡器、第一电阻、第一电容、第一二极管、第二电阻、第二电容和第二二极管，其 中，所述第一多谐振荡器的负边沿触发输入端连接所述第一 10口，其正边沿触发输入端连 接电源电压，其低电平输出端连接所述第二多谐振荡器的正边沿触发输入端，所述第二多 谐振荡器的负边沿触发输入端接地，其低电平输出端连接所述第二10口，所述第一多谐振 荡器的直接复位端和所述第二多谐振荡器的直接复位端分别接电源电压;所述第一电阻的 第一端接电源电压，其第二端连接所述第一多谐振荡器的外电阻连接端，所述第一电容的 第一端接所述第一多谐振荡器的外电容连接端，其第二端接所述第一电阻的第二端，所述 第一二极管的正极连接所述第一电容的第二端，其负极连接电源电压;所述第二电阻的第 一端接电源电压，其第二端连接所述第二多谐振荡器的外电阻连接端，所述第二电容的第 一端接所述第二多谐振荡器的外电容连接端，其第二端接所述第二电阻的第二端，所述第 二二极管的正极连接所述第二电容的第二端，其负极连接电源电压； 而且，所述第一电阻和所述第一电容与该配件所对应的间隔时间相关。4. 一种主机，其特征在于，包括： 发送单元，用于通过其信号输出端向各个配件发送询问脉冲； 接收单元，用于通过其信号输入端接收配件所反馈的反馈脉冲； 获取单元，用于根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉 冲的间隔时间； 查询单元，用于根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所 获取的间隔时间所对应的配件ID。5. -种主机，其特征在于，包括： 存储器，用于存储程序指令； 处理器，用于根据所述存储器所存储的程序指令执行以下步骤： 通过其信号输出端向各个配件发送询问脉冲； 通过其信号输入端接收配件所反馈的反馈脉冲； 根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲的间隔时间； 根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获取的间隔时间 所对应的配件ID。6. -种多配件ID的识别系统，其特征在于，包括权利要求4或5所述的主机和多个权利 要求1-3任一项所述的配件，而且，主机的信号输出端、信号输入端分别连接各个配件的两 个 10 口。7. -种多配件ID的识别方法，主机的信号输出端、信号输入端分别与各个配件的两个 10 口连接，其特征在于，包括： 主机通过其信号输出端向各个配件发送询问脉冲； 主机通过其信号输入端接收配件所反馈的反馈脉冲； 主机根据所述询问脉冲及所述反馈脉冲，获取所述反馈脉冲与所述询问脉冲的间隔时 间； 主机根据预先存储的多个间隔时间与多个配件ID的一一对应关系，查询所获取的间隔 时间所对应的配件ID。8.-种多配件ID的识别方法，配件的两个10 口分别与主机的信号输出端、信号输入端 连接，其特征在于，包括： 配件通过其第一 10 口接收主机所发送的询问脉冲； 配件据所述询问脉冲产生反馈脉冲，且所述反馈脉冲与所述询问脉冲的间隔时间与该 配件ID相关； 配件通过其第二10 口向主机发送反馈脉冲。
【文档编号】G06F13/10GK106021138SQ201610329051
【公开日】2016年10月12日
【申请日】2016年5月18日
【发明人】郭飞
【申请人】深圳市海能达通信有限公司