一种射频读写器的制造方法

文档序号:8623659阅读:230来源:国知局
一种射频读写器的制造方法
【技术领域】
[0001]本实用新型涉及一种读写器,属于电子标签设备领域,具体涉及一种射频读写器。
【背景技术】
[0002]射频读写器在停车场管理、门禁管理和公交收费等需要身份识别和电子货币的场合中得到了广泛应用。
[0003]目前市面上常见的RFID识别设备都是比较传统的设计思路,一般都是采用8位单片机控制外部设备的通讯,频率合成器产生本振频率,调制器调制,放大器进行功率放大,然后使用天线将射频信号发送出去;接收射频信号的顺序则相反。这种电路虽然也可以实现RFID的读写功能,但是,在现在对读写速度要求越来越高、且逐渐要求多标签读写的情况下,由于其速度较慢、性能较低,变得不能适应当前的市场需求。
[0004]并且现有的射频读写器在使用时存在不稳定的现象,以及读取不正确的问题,给人们的使用带来了一些不便。
【实用新型内容】
[0005]本实用新型主要是解决现有技术所存在的速度较慢、性能较低,不稳定等的技术问题;提供了一种射频读写器。该射频读写器将基带处理单元和射频单元由两个不同的处理器进行处理,其处理单个标签识别时速度较快,也较能适应多标签识别的环境;并且该射频读写器增加了外部时钟电路、复位电路、稳压电路,系统运行更加稳定可靠。
[0006]本实用新型的上述技术问题主要是通过下述技术方案得以解决的:
[0007]一种射频读写器,包括基带控制单元和射频单元,所述基带控制单元包括用于处理中间件协议且与外部设备连接的第一处理器和用于处理标签信息、发送标签读写指令且与所述射频单元连接的第二处理器;所述第一处理器和第二处理器之间通过串行数据总线连接;所述第一处理器设置有用于与外部设备连接的RS-232接口、以太网接口和通用I/O接口 ;所述第二处理器与所述射频单元连接。
[0008]优化的,上述的一种射频读写器,还包括与所述第一处理器和第二处理器连接的时钟电路,所述时钟电路包括:其两端分别通过电容Cl和电容C2接地的无源晶振Y1,并且所述无源晶振Yl的两端与第一处理器和第二处理器的时钟输入端口连接。
[0009]优化的,上述的一种射频读写器,所述无源晶振Yl是12MHz的无源晶振。
[0010]优化的,上述的一种射频读写器,所述复位电路包括一个复位芯片,所述复位芯片的输出端通过电阻Rl与第一控制器的复位输入端相连,所述复位芯片的输出端还通过电阻R2与电源相连;所述复位芯片的复位按键输入端与复位按键SI的一端相连,所述复位按键SI的另一端接有相互并联的电阻R3和电容C3,所述电阻R3和电容C3的另一端与电源相连,所述电阻R3和电容C3与复位按键相连的一端接地,所述复位芯片的电源输入端与电源相连,所述复位芯片的接地端接地。
[0011]优化的,上述的一种射频读写器,所述复位芯片是型号为MAX811T的复位芯片。
[0012]优化的,上述的一种射频读写器,还包括与所述第一处理器输出端和以太网接口信号端及RS232接口端连接的多个ESD保护电路。
[0013]因此,本实用新型具有如下优点:(I)处理速度快,将基带处理单元和射频单元由两个不同的处理器进行处理,其处理单个标签识别时速度较快,也较能适应多标签识别的环境;(2)更加稳定可靠,增加外部时钟电路、复位电路、稳压电路,使系统运行更加稳定可
A+-.与巨O
【附图说明】
[0014]图1为本实用新型的系统结构意图。
[0015]图2为本实用新型时钟电路示意图。
[0016]图3为本实用新型复位电路示意图。
[0017]图4为本实用新型电源模块结构示意图。
【具体实施方式】
[0018]下面通过实施例,并结合附图,对本实用新型的技术方案作进一步具体的说明。
[0019]实施例:
[0020]如图1所示,一种射频读写器,包括基带控制单元和射频单元,基带控制单元包括用于处理中间件协议且与外部设备连接的第一处理器和用于处理标签信息、发送标签读写指令且与射频单元连接的第二处理器;第一处理器和第二处理器之间通过串行数据总线连接;第一处理器设置有用于与外部设备连接的RS-232接口、以太网接口和通用I/O接口 ;第二处理器通过SSC通讯接口与射频单元连接,第一处理器和第二处理器外接时钟电路,第一处理器输出端和以太网接口信号端及RS232接口端与ESD保护电路连接。
[0021]如图2所示,时钟电路包括:其两端分别通过电容Cl和电容C2接地的无源晶振Y1,并且无源晶振Yl的两端作为输出分别与第一处理器和第二处理理器的时钟信号端口连接,其中,无源晶振Yl是12MHZ的无源晶振。
[0022]如图3所示,复位电路包括一个复位芯片,复位芯片的输出端通过电阻Rl与第一控制器的复位输入端相连,复位芯片的输出端还通过电阻R2与电源相连;复位芯片的复位按键输入端与复位按键SI的一端相连,复位按键SI的另一端接有相互并联的电阻R3和电容C3,电阻R3和电容C3的另一端与电源相连,电阻R3和电容C3与复位按键相连的一端接地,复位芯片的电源输入端与电源相连,复位芯片的接地端接地。其中,复位芯片是型号为MAX811T的复位芯片。
[0023]如图4所示,电源模块包括一个稳压器,稳压器的输入端与电源输入端相连并通过电容C4接地,其输出端分别与电容C5、电容C6和电阻R4的一端相连,电容C6和电容C5的另一端接地,电阻R4的另一端通过二极管Vl接地,其中稳压器是型号为AMS1117的稳压器。
[0024]本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
【主权项】
1.一种射频读写器,其特征在于,包括基带控制单元和射频单元,所述基带控制单元包括用于处理中间件协议且与外部设备连接的第一处理器和用于处理标签信息、发送标签读写指令且与所述射频单元连接的第二处理器;所述第一处理器和第二处理器之间通过串行数据总线连接;所述第一处理器设置有用于与外部设备连接的RS-232接口、以太网接口和通用I/O接口 ;所述第二处理器与所述射频单元连接。
2.根据权利要求1所述的射频读写器,其特征在于,还包括与所述第一处理器和第二处理器连接的时钟电路,所述时钟电路包括:其两端分别通过电容Cl和电容C2接地的无源晶振Y1,并且所述无源晶振Yl的两端与第一处理器和第二处理器的时钟输入端口连接。
3.根据权利要求2所述的射频读写器,其特征在于,所述无源晶振Yl是12MHz的无源晶振。
4.根据权利要求1所述的射频读写器,其特征在于,还包括一个与第一处理器相连的复位电路,所述复位电路包括一个复位芯片,所述复位芯片的输出端通过电阻Rl与第一控制器的复位输入端相连,所述复位芯片的输出端还通过电阻R2与电源相连;所述复位芯片的复位按键输入端与复位按键SI的一端相连,所述复位按键SI的另一端接有相互并联的电阻R3和电容C3,所述电阻R3和电容C3的另一端与电源相连,所述电阻R3和电容C3与复位按键相连的一端接地,所述复位芯片的电源输入端与电源相连,所述复位芯片的接地端接地。
5.根据权利要求4所述的射频读写器,其特征在于,所述复位芯片是型号为MAX811T的复位芯片。
6.根据权利要求1所述的射频读写器,其特征在于,还包括与所述第一处理器输出端和以太网接口信号端及RS232接口端连接的多个ESD保护电路。
【专利摘要】本实用新型涉及一种读写器,具体涉及一种射频读写器。包括:基带控制单元和射频单元,所述基带控制单元包括用于处理中间件协议且与外部设备连接的第一处理器和用于处理标签信息、发送标签读写指令且与所述射频单元连接的第二处理器;所述第一处理器和第二处理器之间通过串行数据总线连接;所述第一处理器设置有用于与外部设备连接的RS-232接口、以太网接口和通用I/O接口;所述第二处理器与所述射频单元连接。因此,本实用新型具有如下优点:(1)将基带处理单元和射频单元由两个不同的处理器进行处理,处理速度快(2)增加外部时钟电路、复位电路、稳压电路,使系统运行更加稳定可靠。
【IPC分类】G06K17-00
【公开号】CN204331767
【申请号】CN201520006813
【发明人】李畅
【申请人】武汉市智泰克科技有限公司
【公开日】2015年5月13日
【申请日】2015年1月7日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1