一种与16位微处理器应用系统连接的定时器ip核的制作方法
【技术领域】
[0001] 本实用新型涉及一种与16位微处理器应用系统连接的定时器IP核，尤其涉及一 种基于FPGA并行处理的特点，应用FPGA设计硬连接电路组成的能够与16位微处理器应用 系统连接的定时器IP核。
【背景技术】
[0002] 在大规模时间顺序控制或其它需要应用众多定时器的16位微处理器应用系统 中，将使用大量的定时器，扩展定时器个数有三种实现方式：第一种方式是应用微处理器中 的一个定时器的定时时间作为基准时间，采用定时中断方式编程，设置定时倍数变量，该定 时倍数变量也是扩展定时器的标识变量，编程方法主要有2种，第1种方法是执行一次基准 定时器中断服务函数定时倍数变量加1，并与设置的基准定时倍数值比较，如果定时倍数变 量已达到设置的基准定时倍数值，对定时倍数变量清0,然后执行该扩展定时器定时时间到 的程序；或专门设置一个扩展定时器的标识变量，当定时倍数变量已达到设置的基准定时 倍数值时，对定时倍数变量清〇,置1定时器的标识变量，在主函数的程序中判断该定时器 的标识变量是否为" 1"，如果是，则清〇该定时器的标识变量，执行一次该扩展定时器定时 时间到的处理函数；第二种方式是微处理器与定时器扩展芯片连接；
[0003] 以上二种实现方式存在如下不足之处：
[0004] 1.应用基准定时器的定时中断方法，CPU响应和退出基准定时器中断服务程序占 用CPU运行时间；定时基准时间越小，比如lms，定时器系统需要扩展的定时器越多，将占用 CPU运行时间越长，对其它程序模块的执行速度产生严重的影响，定时精度不高；
[0005] 2.第二种方式采用微处理器外扩专用定时器芯片，所需的定时器越多，外扩专用 定时器芯片就越多，16位微处理器应用系统的电路规模就越大；
[0006] 第三种方式是采用不可编程的硬件定时，其每个定时器用独立的硬件电路实现； 采用这种方式实现定时功能，所需的定时器越多，电路规模就越大，且维护工作量大。
【发明内容】
[0007] 本实用新型的目的在于充分应用FPGA的并行处理功能，提供一种与16位微处理 器应用系统连接的基于FPGA的定时器IP核，定时器IP核内部有15个16位定时器，也可 以应用14个16位定时器设置成为7个32位定时器，每个16位定时器或32位定时器输出 溢出信号，能够编程设置门控信号控制定时器的工作，定时器的工作模式，选择十六种定时 的分频倍数，该定时器IP核具有定时精度高、只需要经过初始化编程的一条命令设置每个 定时器的工作运行方式，定时时间到产生定时溢出信号时，定时器IP核能够自动重新装载 定时参数；定时过程不占用16位微处理器程序执行的时间，能够实现对数量多达15个16 位定时器或1个16位定时器和7个32位定时器的定时与定时控制等优点，以克服已有定 时方式实现技术所存在的不足。
[0008] 为解决上述技术问题，本实用新型采取的技术方案是：一种与16位微处理器应用 系统连接的定时器IP核，该定时器IP核包括数据输入输出与命令字分解存储控制模块，脉 冲50分频器，定时处理控制模块，定时器溢出标志控制模块，输入门控选择控制模块；
[0009] 所述数据输入输出与命令字分解存储控制模块与16位微处理器应用系统、定时 处理控制模块、定时器溢出标志控制模块和输入门控选择控制模块连接；
[0010] 所述脉冲50分频器还与16位微处理器应用系统和定时处理控制模块连接；
[0011] 所述定时处理控制模块还与16位微处理器应用系统、定时器溢出标志控制模块 和输入门控选择控制模块连接；
[0012] 所述数据输入输出与命令字分解存储控制模块在输入的片选信号为低电平的条 件下，如果写信号有效，按照16位微处理器应用系统给定的定时器或定时器命令字的地 址，获得定时器命令字，16位定时器或32位定时器的定时参数，并按照定时器命令字分解 成为定时参数、定时器编号、工作模式分频倍数编码和状态控制分别予以存储和输出，还输 出写工作模式分频倍数编码信号、写状态控制信号和写定时器参数信号；如果读信号有效 向16位微处理器应用系统传输定时器实时定时值；
[0013] 所述脉冲50分频器对16位微处理器应用系统的时钟脉冲进行分频，其输出作为 定时处理控制模块的定时器定时控制操作的基准时钟脉冲；
[0014] 所述定时处理控制模块按照数据输入输出与命令字分解存储控制模块输出的定 时器编号，在写工作模式分频倍数编码信号和写状态控制信号的作用下，存储该定时器的 工作模式分频倍数编码值，状态控制；在写定时器参数信号的作用下，存储定时器的定时参 数；所述定时处理控制模块定时器IP核外部输入的时钟脉冲CLK II控制定时处理控制模 块的运行，按照脉冲50分频器输出的一个基准时钟脉冲周期完成所有定时器的一次定时 处理，包括每个定时器的状态控制处理，工作模式的判断处理，按照已启动定时的每个16 位/32位定时器设置的基准时钟倍数值对每个16位/32位定时器的实时定时参数值进行 加1操作，产生溢出时，对实时定时参数值自动重装载定时参数，并输出溢出标志信号；在 数据输入输出与命令字分解存储控制模块输入的片选信号为低电平的条件下，如果读信号 有效，按照16位微处理器应用系统给定的定时器的地址，直接读出该定时器的实时定时参 数值经数据输入输出与命令字分解存储控制模块传输到16位微处理器应用系统的数据总 线，一次能够读出16位定时器的实时定时参数，32位定时器的实时定时参数需要分时二 次予以读出；在16位微处理器应用系统输出的复位信号作用下，停止所有定时器的定时操 作；
[0015] 所述定时器溢出标志控制模块输出16位/32位定时器的高电平为有效的溢出信 号；定时处理控制模块输出的16位定时器的溢出信号由低电平变换为高电平时，存储该定 时器溢出标志为高电平；如果该定时器溢出标志为高电平，清溢出标志由高电平转换为低 电平，存储该定时器溢出标志为低电平；在写工作模式分频倍数编码信号的作用下，定时器 溢出标志控制模块按照寄存器编号存储32位定时器工作模式的信息，封锁该32位定时器 低16位的溢出信息保持为低电平；
[0016] 所述输入门控选择控制模块在写工作模式分频倍数编码命令字信号作用下，按照 定时器编号存储该定时器的工作模式，根据该定时器工作模式所确定的门控功能要求和输 入的门控电平，控制输入门控选择控制模块输出的门控信号。
[0017] 其进一步技术方案是：所述数据输入输出与命令字分解存储控制模块包括16位 双向数据选通三态门组，读写信号控制模块，定时参数寄存器，定时器编号寄存器，工作模 式分频倍数编码寄存器，状态控制寄存器；
[0018] 所述16位双向数据选通三态门组分别与16位微处理器应用系统、读写信号控制 模块、定时参数寄存器、定时器编号寄存器，工作模式分频倍数编码寄存器，状态控制寄存 器和定时处理控制模块连接；
[0019] 所述读写信号控制模块还与16位微处理器应用系统、定时参数寄存器、定时器编 号寄存器，工作模式分频倍数编码寄存器，状态控制寄存器、定时处理控制模块、定时器溢 出标志控制模块和输入门控选择控制模块连接；
[0020] 所述定时参数寄存器还与定时处理控制模块连接；
[0021] 所述定时器编号寄存器还与16位微处理器应用系统、定时处理控制模块、定时器 溢出标志控制模块和输入门控选择控制模块连接；
[0022] 所述工作模式分频倍数编码寄存器还与16位微处理器应用系统、定时处理控制 模块、定时器溢出标志控制模块和输入门控选择控制模块连接；
[0023] 所述状态控制寄存器还与16位微处理器应用系统、定时处理控制模块和定时器 溢出标志控制模块连接；
[0024] 所述数据输入输出与命令字分解存储控制模块的读写信号控制模块在片选信号 为低电平的条件下，如果写信号有效，发出16位双向数据选通三态门组写信号，选通16位 微处理器应用系统数据总线的数据输入；产生写定时器编号信号，并判断输入的地址值，如 果是定时器参数的地址值，将该地址值写入定时器编号寄存器，产生写定时器参数信号，将 数据总线的16位数据写入定时参数寄存器；如果是定时器命令字地址，判断命令字的第15 位是否为"〇"，如果第15位是"0"，产生写定时器编号信号，将16位数据总线的第2位~第 5位数据写入定时器编号寄存器，产生写工作模式分频倍数编码命令字信号，将数据总线的 第0位、第1位、第6位~第9位写入工作模式分频倍数编码寄存器，产生写状态控制命令 字信号，将16位数据总线的第10位、第11位和第14位写入状态控制寄存器；如果第15位 是"1"，命令字是状态命令字，产生写定时器编号信号，将16位数据总线的第2位~第5位 数据写入定时器编号寄存器，产生写状态控制命令字信号，将数据总线的第10位、第11位 和第14位写入状态控制寄存器；如果读信号有效，发出16位双向数据选通三态门组读信 号，将定时处理控制模块的定时器IP核内部输出数据总线的数据传输到16位微处理器应 用系统的数据总线。
[0025] 其更进一步技术方案是：所述定时处理控制模块包括定时器定时控制操作模块， 地址选通控制I，16位定时参数双端口存储器，地址选通控制II，16位定时实时参数双端 口存储器，地址选通控制III，6位工作模式分频倍数编码双端口存储器，地址选通控制IV，3 位状态控制双端口存储器；
[0026] 所述定时器定时控制操作模块分别与脉冲50分频器、定时器溢出标志控制模块、 输入门控选择控制模块、地址选通控制I、16位定时参数双端口存储器、地址选通控制II、 16位定时实时参数双端口存储器、地址选通控制111、6位工作模式分频倍数编码双端口存 储器、地址选通控制IV、3位状态控制双端口存储器和定时处理控制运行时钟脉冲CLKII连 接；
[0027] 所述地址选通控制I还与数据输入输出与命令字分解存储控制模块和16位定时 参数双端口存储器连接；
[0028] 所述16位定时参数双端口存储器还与数据输入输出与命令字分解存储控制模块 和16位定时实时参数双端口存储器连接；
[0029] 所述地址选通控制II还与16位微处理器应用系统、数据输入输出与命令字分解 存储控制模块和16位定时实时参数双端口存储器连接；
[0030] 所述16位定时实时参数双端口存储器还与数据输入输出与命令字分解存储控制 模块连接；
[0031] 所述地址选通控制III还与数据输入输出与命令字分解存储控制模块和6位工作 模式分频倍数编码双端口存储器连接；
[0032] 所述6位工作模式分频倍数编码双端口存储器还与数据输入输出与命令字分解 存储控制模块连接；
[0033] 所述地址选通控制IV还与数据输入输出与命令字分解存储控制模块和3位状态 控制双端口存储器连接；
[0034] 所述3位状态控制双端口存储器还与数据输入输出与命令字分解存储控制模块 和16位微处理器应用系统的复位信号连接；如果输入的复位信号为有效的复位信号，复位 3位状态控制双端口存储器，停止所有定时器的定时。
[0035] 其再进一步技术方案是：所述定时器溢出标志控制模块包括非门，MO工作模式位 寄存器组，溢出清零脉冲控制器，与非门I，D触发器I，与门I，与非门II，D触发器II，与 非门III，D触发器III，与门II，与非门IV，D触发器IV，与非门V，D触发器V，与门III，与非门 VI，D触发器VI，与非门W，D触发器W，与门IV，与非门W，D触发器W，与非门IX，D触发器 IX，与门V，与非门X，D触发器X，与非门XI，D触发器XI，与门VI，与非门XLD触发器XL与 非门XIII，D触发器XIII，与门VII，与非门XIV，D触发器XIV，与非门X V，D触发器X V ;
[0036] 所述非门的输入端与数据输入输出与命令字分解存储控制模块的状态控制寄存 器的MO输出端连接，输出端与MO工作模式位寄存器组的一个输入端连接；
[0037] MO工作模式位寄存器组的另三个输入端分别与16位微处理器应用系统的复位 信号输出端、数据输入输出与命令字分解存储控制模块的读写信号控制模块的写工作模式 分频倍数编码信号输出端和定时器编号寄存器的定时器编号输出端连接，输出端分别与门 I、与门II、与门III、与门IV、与门V、与门VI和与门VE的一个输入端连接；
[0038] 溢出清零脉冲控制器的三个输入端分别与数据输入输出与命令字分解存储控制 模块的读写信号控制模块的写状态控制信号输出端、状态控