一种基于CPCI接口的SpaceWire总线节点通讯模块的制作方法
【技术领域】
[0001]本实用新型特别涉及一种基于CPCI接口的SpaceWire总线节点通讯模块。
【背景技术】
[0002]SpaceWire总线标准就是一种高速的、点对点、全双工的串行总线网络，以IEEE13551995和LVDS两个商业标准相结合而提出的一种星载数据总线。它是为更好地满足星载设备间高速数据传输需求而提出一种高速的(2Mbit/s至400Mbit/s，目前实现的宇航级节点设备之间的速度为200Mbit/s)、点对点、全双工的串行总线网络，在2003年1月正式成为欧空局标准。它的出现致力于航天器有效载荷系统数据和控制信息的处理，以满足未来高性能高速星载数据的传输要求。因此，该类航空电子设备(SpaceWire总线节点通讯模块设备)的测试和维护就显得日益重要了。另外，CPCI总线是处于主流的航电工控计算机总线，一般航天航空部门使用的工控机均带有3U的CPCI总线接口，CPCI接口，它具有完全兼容传统的金手指接口的CPCI系统协议的特性，另外CPCI接口还有完全支持热插拔的特性。因此，将CPCI技术和SpaceWire总线技术应用到航电星载设备中，设计一种基于CPCI接口的SpaceWire总线节点通讯模块，将给工程技术人员带来许多便捷。
【实用新型内容】
[0003]有鉴于此，本实用新型提供基于CPCI接口的SpaceWire总线节点通讯模块，其基于CPCI接口，体积相对较小，兼容CPCI协议，使用方便，能满足4路独立的双向全双工、串行的高速SpaceWire总线链路网络接口(2200Mbits/s)的数据传输，其中2路支持配置远程存储访问(RMAP)功能，且硬件逻辑实现物理层(PHY)、信号层、字符层、交换层以及数据包层协议等。本实用新型能够与标准的航天设备SpaceWire接口之间进行通信，配合上位机专用测试软件可以对SpaceWire总线进行通信的测试和分析以满足现代航空航天SpaceWire接口的多元化需求。
[0004]为达到上述目的，本实用新型采用以下技术方案:
[0005]CPCI接口模块，其包括与CPCI背板接的CPCI接口，用于实现设与CPCI接口嵌入式控制器的检测软件与FPGA进行数据交换；及电源管理模块，支持热插拔，用于给整个模块供电。
[0006]FPGA，实现SpaceWire接口控制器模块的全部功能，用于将所述检测软件下传的数据进行SpaceWire总线DS协议编码以LVDS电平的方式给到标准的航空SpaceWire总线设备接口，及将经航空SpaceWire总线设备接口上传的数据进行电平转换、校验、DS编码恢复等处理以给到所述检测软件。
[0007]SpaceWire总线接口驱动模块，其包括数据接收电路芯片SN65LVDS32DR、数据发送驱动电路芯片SN65LVDS31DR和MDM9SCBR型专用的SpaceWire总线接头，用于传输LVDS信号，与标准的SpaceWire总线航电设备之间进行连接。
[0008]FPGA:
[0009]处理器单元，用于控制芯片内部各模块之间及芯片外部各部件之间的工作。
[0010]状态机控制模块，用于对SpaceWire节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，与所述的处理器单元协调通信，对发送通道和接收通道的接发数据进行合理调度。
[0011]发送通道，用于设定逻辑来将数据进行DS编码，并以LVDS信号方式发送给所述MDM9SCBR接口 ；及接收通道，用于设定逻辑来接收所述MDM9SCBR接口上传的LVDS信号数据进行电平转换，并进行解码和校验。
[0012]数据通信控制模块，用于实现FPGA与CPCI接口芯片之间进行物理数据的交换。
[0013]SpaceWire总线节点通讯模块设备接口驱动模块包括4路分别与所述FPGA连接的数据收发电路和SpaceWire总线专用接头。
[0014]SpaceWire总线电平传输模式是采用的是所述FPGA片内的LVDS驱动接口。
[0015]SpaceWire 总线接口采用 MDM9SCBR 接口。
[0016]CPCI通讯模块包括相互连接的CPCI接口和CPCI接口桥接芯片，所述CPCI桥接芯片与FPGA连接，CPCI接口用于与CPCI接口嵌入式控制器连接。
[0017]CPCI桥接芯片采用PCI9056接口芯片。
[0018]FPGA 型号为 EP3C55F484I7N。
[0019]由以上技术方案可知，本实用新型通过设计带有CPCI接口的SpaceWire节点通讯模块，充分利用SpaceWire传输性能稳定、速度高和CPCI总线传输速度快的特点，使得该设计能满足4路独立高速SpaceWire数据传输，另外使用方便和设备体积相对较小，便于携带；且通过硬件逻辑实现物理层(PHY)、信号层、字符层、交换层以及数据包层协议等功能，可有效满足现代航空航天SpaceWire接口的多元化需求。
【附图说明】
[0020]图1为本实用新型实施例所述基于CPCI接口的SpaceWire总线节点通讯模块的总体框图。
[0021]图2为本实用新型实施例所述基于CPCI接口的SpaceWire总线节点通讯模块的原理框图。
【具体实施方式】
[0022]下面结合附图1和附图2详细描述本实用新型的实施例。
[0023]图1为本实用新型实施例所述的基于CPCI接口的SpaceWire总线节点通讯模块的总体框图。如图1所示，所述基于CPCI接口的SpaceWire总线节点通讯模块100包括CPCI接口模块1、SpaceWire接口控制器模块2、SpaceWire接口驱动模块3和电源模块4，所述CPCI接口模块1和SpaceWire接口控制器模块2连接，所述SpaceWire接口控制器模块和SpaceWire接口驱动模块3连接，且所述CPCI接口模块1、SpaceWire接口控制器模块
2、SpaceWire接口驱动模块3均与电源模块4连接，由所述电源模块4为其提供电力。
[0024]所述CPCI接口模块1作为基于CPCI接口的SpaceWire总线节点通讯模块100跟CPCI总线背板之间的桥接模块，实现与CPCI接口嵌入式控制器之间的数据交换，通过运行在CPCI接口嵌入式控制器上位机检测软件，可控制所述基于CPCI接口的SpaceWire总线节点通讯模块100的各种数据传输。
[0025]所述SpaceWire接口控制器模块2用于提供SpaceWire总线控制器以及数据处理和运算等，通过所述CPCI接口模块1，SpaceWire接口控制器模块2可以把由外部SpaceWire总线传输过来的数据上传到CPCI接口嵌入式控制器，也可以根据CPCI接口嵌入式控制器下传的指令，向外部SpaceWire总线传输数据。
[0026]所述SpaceWire接口控制器模块2包括FPGA20、FPGA内核和外围的供电模块21、时钟电路22和复位电路23，FPGA内核包括处理器处理器单元、状态控制模块、发送模块、接收模块和数据通信控制模块。处理器单元，用于控制芯片内部各模块之间及芯片外部各部件之间的工作；状态机控制模块，用于对SpaceWire节点的功能控制寄存器、节点状态寄存器、链路地址、时钟分频寄存器、直接存储访问(DMA)通道控制寄存器等进行参数配置，与所述的处理器单元协调通信，对发送通道和接收通道的接发数据进行合理调度；发送通道，用于设定逻辑将经DS编码的数据以LVDS信号模式发送给所述MDM9SCBR接口 ；