专利名称：八门双控大容量门禁控制器的制作方法
技术领域：
本实用新型涉及ー种门禁控制器，具体地说是ー种八门双控大容量门禁控制器。
背景技术：
门禁控制系统在智能小区、建筑自动化等领域已经得到了广泛应用。门禁控制器是门禁控制系统的关键设备，按照每台控制 器单向控制门的数量分为单门控制器、两门控制器等N(N>=1)门控制器，按照每台控制器双向控制门的数量分为单门双控门禁控制器、两门双控门禁控制器等N (N>=1)门双控门禁控制器。目前单门和两门门禁控制器在门禁控制系统中已经得到了广泛应用，但是对于安全管控等级要求高、需要大量布置身份识别读卡装置，需要管理人员数量较多的(5万级以上)的企事业单位、政府机关、军队等应用环境，不管是从身份信息识别效率，信息检索与反馈效率，信息存储容量，产品的可靠性，综合布线的合理性等技术因素，还是从门禁控制系统总体成本等因素考虑，采用单门和两门禁控制器都不是较好的解决方案。
发明内容本实用新型的目的是提供ー种能够满足对于安全管控等级要求高、需要大量布置身份识别读卡装置，需要管理人员数量较多的(5万级以上)应用环境，兼顾身份信息识别效率高，信息检索与反馈效率高，信息存储容量大，可靠性高、综合布线合理以及成本低等特点的一种八门双控大容量门禁控制器。本实用新型八门双控大容量门禁控制器，按照功能划分，分别包括电源单元、核心单元、通信単元、CPLD/FPGA逻辑单元、I/O接ロ单元和WG26接ロ单元。所述的电源单元分别与核心単元、通信単元、CPLD/FPGA逻辑单元通过3. 3V的电源线构成电连接；电源单元分别与I/O接ロ单元、WG26接ロ单元通过5V和12V电源线构成电连接；核心単元与通信单元通过串ロ总线构成电连接；核心単元与CPLD/FPGA逻辑单元通过并ロ总线构成电连接；CPLD/FPGA逻辑单元分别与I/O接ロ单元和WG26接ロ单元通过IO信号线构成电连接。所述电源単元由外部AC220V转12V/5Aエ业级电源模块提供输入电源，经过防反接保护模块、电平转换模块后与其他单元之间分别通过5V/12V或3. 3V电源线构成电连接。所述防反接保护模块由栅控整流器IRF3205和电阻组成，栅控整流器IRF3205的栅极串联一只限流电阻后与12V输入电源的正级构成电连接，源级与电路板的地(GND)构成电连接，漏级与12V输入电源的负级构成电连接，12V输入电源的正级与电路板的12V正级构成电连接。所述核心单元包括电平转换模块、ARM主控模块及外围电路模块。所述的电平转换模块由3. 3V转I. 8V电平转换电路组成，与ARM主控模块通过I. 8V电源线构成电连接；ARM主控模块包括ARM处理器、晶振电路、SDRAM存储电路、NANDFLASH存储电路；外围电路模块包括时钟电路、JTAG接ロ电路、复位电路，外围电路模块与ARM主控模块通过信号线构成电连接。所述ARM主控模块主控芯片采用ARM9处理器。[0008]所述通信单元由RS232串ロ调试模块和10M/100M自适应以太网模块组成。所述CPLD/FPGA逻辑单元由CPLD/FPAG逻辑电路模块及外围电路模块组成。外围电路模块由晶振电路和JTAG接ロ电路组成，外围电路与CPLD/FPGA逻辑电路模块通过信号线构成电连接。所述I/O接ロ单元由10路继电器输出模块、19路光耦输入模块、8路读卡状态LED指不灯信号输出模块组成。继电器输出电路模块由3. 3V转5V信号电平转换电路、继电器驱动电路、继电器及接ロ电路组成；光耦输入模块由光耦及接ロ电路组成；读卡状态LED指不灯信号输出模块由反相器电路组成。所述WG26接ロ单元由16路韦根输入模块组成。韦根输入模块由5V转3. 3V信号电平转换电路和韦根接ロ电路组成。本实用新型八门双控大容量门禁控制器的优点是该门禁控制器满足对于安全管控等级要求高、需要大量布置身份识别读卡装置，需要管理人员数量较多的(5万级以上)应 用环境，兼顾身份信息识别效率高，信息检索与反馈效率高，信息存储容量大，可靠性高、综合布线合理以及成本低等特点。
图I为八门双控大容量门禁控制器结构框图；图2为八门双控大容量门禁控制器原理框图；图3为门禁控制器韦根信号处理流程图。
具体实施方式
如图I所示，本实用新型所述的八门双控大容量门禁控制器由电源单元(1)，核心单元(2)，通信单元(3)，CPLD/FPGA逻辑单元(4)，1/0接ロ单元(5)和胃626接ロ单元(6)组成。电源单元(I)分别与核心单元(2)、通信单元(3)、CPLD/FPGA逻辑单元(4)通过3. 3V的电源线构成电连接；电源单元(I)分别与I/O接ロ单元(5)、WG26接ロ单元(6)通过5V和12V电源线构成电连接；核心単元(2)与通信単元(3)通过串ロ总线构成电连接；核心単元
(2)与CPLD/FPGA逻辑单元(4)通过并ロ总线构成电连接；CPLD/FPGA逻辑单元(4)分别与I/O接ロ单元(5)和WG26接ロ单元(6)通过IO信号线构成电连接。所述电源单元(I)如图2所示，由外部AC220V转12V/3Aエ业级电源模块提供输入电源，经过防反接保护模块A、电平转换模块B后与其他単元之间分别通过5V/12V或3. 3V电源线构成电连接。所述防反接保护模块A由栅控整流器IRF3205和电阻组成，栅控整流器IRF3205的栅极串联ー只限流电阻后与12V输入电源的正级构成电连接，源级与电路板的地(GND)构成电连接，漏级与12V输入电源的负级构成电连接，12V输入电源的正级与电路板的12V正级构成电连接。所述电平转换模块B分别包括12V转5V电平转换电路；5V转3. 3V电平转换电路以及12V转5V隔离电源转换电路。其中12V转5V隔离电源用于I/O接ロ单元。所述核心单元(2)如图2所示，由电平转换模块C、ARM主控模块D及外围电路模块E组成。电平转换模块C由3. 3V转I. 8V电平转换电路组成，与ARM主控模块通过I. 8V电源线构成电连接；ARM主控模块D由ARM处理器、晶振电路、SDRAM存储电路、NANDFLASH存储电路等电路组成；所述的ARM处理器采用ARM9处理器，SDRAM存储器采用两片64M合计 128M 的 SDRAM，NANDFLASH 存储器采用 128M 的 NANDFLASH，SDRAM 和 NANDFLASH 分别与ARM处理器之间通过地址总线、数据总线和控制总线构成电连接。外围电路模块E由时钟电路、JTAG接ロ电路、复位电路等电路组成,外围电路模块与ARM主控模块通过信号线构成电连接。所述通信单元(3)如图2所示，由RS232串ロ调试模块F和10M/100M自适应以太网模块G组成。RS232串ロ调试模块F用于门禁控制器的调试与调试信息打印，IOM/1OOM自适应以太网模块G用干与上位机(服务器)的数据交互，所述10M/100M自适应以太网模块采用物理层协议收发控制芯片DM9161A。所述CPLD/FPGA逻辑单元(4)如图2所示，由CPLD/FPAG逻辑电路模块H及外围电路模块I组成。CPLD/FPAG逻辑电路模块H用于韦根信号和IO信号的解析与逻辑处理。外围电路模块I由晶振电路和JTAG接ロ电路组成，外围电路与CPLD/FPGA逻辑电路模块通过信号线构成电连接。门禁控制器韦根信号处理流程如图3所示，CPLD/FPGA逻辑电路单元将串行韦根信号经过中断采集、移位、校验、超时控制、存储等处理转后换成并行信号并 产生通道数据状态寄存器标志位置位且产生中断信号，由ARM处理器响应中断并读取中断标志位对应通道的数据寄存器存储的数据。所述I/O接ロ单元(5)如图2所示，由10路继电器输出模块J、19路光耦输入模块K、8路读卡状态LED指示灯信号输出模块L组成。继电器输出电路模块J由3. 3V转5V信号电平转换电路、继电器驱动电路、继电器及接ロ电路组成；光耦输入模块K由光耦及接ロ电路组成；读卡状态LED指示灯信号输出模块L由反相器与接ロ电路组成。10路继电器输出模块J包括8路门锁输出控制、2路报警输出控制；19路光耦输入模块K包括8路门磁反馈输入、8路开门按钮输入、2路报警输入和I路防拆报警输入；8路读卡状态LED指示灯输出模块L用于WG26接口上挂接的读卡器采集到合法人员身份信息(ID)后指示作用。所述WG26接ロ单元(6)如图2所示，由16路韦根输入模块M組成。韦根输入模块M由5V转3. 3V信号电平转换电路和韦根接ロ电路组成。所述5V转3. 3V信号电平转换电路采用MC74LVXC3245芯片，将5V的WG26数据信号转成3. 3V后与CPLD/FPGA逻辑单元
(4)的逻辑电路模块主控芯构成电连接。
权利要求1.一种八门双控大容量门禁控制器，其特征在于按照功能划分，包括电源单元(I)，核心单元(2)，通信单元(3)，CPLD/FPGA逻辑单元(4)，I/O接口单元(5)，WG26接口单元(6)，电源单元(I)分别与核心单元(2)、通信单元(3)、CPLD/FPGA逻辑单元(4)通过3. 3V的电源线构成电连接；电源单元(I)分别与I/O接口单元(5)、WG26接口单元(6)通过5V和12V电源线构成电连接；核心单元(2)与通信单元(3)通过串口总线构成电连接；核心单元(2)与CPLD/FPGA逻辑单元(4)通过并口总线构成电连接；CPLD/FPGA逻辑单元(4)分别与I/O接口单元(5)和WG26接口单元(6)通过IO信号线构成电连接。
2.根据权利要求I所述的八门双控大容量门禁控制器，其特征在于所述电源单元(I)由外部AC220V转12V/3A工业级电源模块提供输入电源，经过防反接保护模块A、电平转换模块B后与其他单元之间分别通过5V/12V或3. 3V电源线构成电连接。
3.根据权利要求I所述的八门双控大容量门禁控制器，其特征在于所述核心单元(2)包括电平转换模块C、ARM主控模块D及外围电路模块E，其中ARM主控模块D的处理器采用ARM9处理器。
4.根据权利要求I所述的八门双控大容量门禁控制器，其特征在于所述CPLD/FPGA逻辑单元(4)包括CPLD/FPAG逻辑电路模块H及外围电路模块I。
5.根据权利要求I所述的八门双控大容量门禁控制器，其特征在于所述I/O接口单元(5)包括10路继电器输出模块J、19路光耦输入模块K、8路读卡状态LED指示灯信号输出模块L，继电器输出电路模块J由3. 3V转5V信号电平转换电路、继电器驱动电路、继电器及接口电路组成；光耦输入模块K由光耦及接口电路组成；读卡状态LED指示灯信号输出模块L由反相器与接口电路组成，10路继电器输出模块J包括8路门锁输出控制、2路报警输出控制；19路光耦输入模块K包括8路门磁反馈输入、8路开门按钮输入、2路报警输入和I路防拆报警输入。
6.根据权利要求I所述的八门双控大容量门禁控制器，其特征在于所述WG26接口单元包括16路韦根输入模块Μ,韦根输入模块M包括5V转3. 3V信号电平转换电路和韦根接口电路。
7.根据权利要求2所述的八门双控大容量门禁控制器，其特征在于所述防反接保护模块A由栅控整流器IRF3205和电阻组成，栅控整流器IRF3205的栅极串联一只限流电阻后与12V输入电源的正级构成电连接，源级与电路板的地(GND)构成电连接，漏级与12V输入电源的负级构成电连接，12V输入电源的正级与电路板的12V正级构成电连接。
专利摘要一种八门双控大容量门禁控制器，按功能划分，分别包括电源单元(1),核心单元(2)，通信单元(3)，CPLD/FPGA逻辑单元(4)，I/O接口单元(5)和WG26接口单元(6)。优点是能够满足安全管控等级要求高、需要大量布置身份识别读卡装置，需要管理人员数量较多的应用环境，兼顾身份信息识别效率高，信息检索与反馈效率高，信息存储容量大，可靠性高、综合布线合理以及成本低等特点。
文档编号G07C9/00GK202615477SQ20122022794
公开日2012年12月19日 申请日期2012年5月21日 优先权日2012年5月21日
发明者郑贤忠, 丁又华, 袁行船, 付厚奎 申请人:中船重工(武汉)凌久高科有限公司