专利名称：具有改进锁存功能的检测放大器的制作方法
技术领域：
本发明涉及用于检测CMOS存储单元内数据的检测放大器，更具体地说涉及在此类检测放大器中的锁存控制电路。
背景技术：
在集成存储器电路中，检测放大器用于提高存储器的速度性能以及提供符合驱动存储器内外围电路要求的信号。该检测放大器为一有源电路，它可以减少信号从被访问存储单元到存储单元阵列外围逻辑电路的传输时间，并且将位线上的任意逻辑电平转换为外围电路的数字逻辑电平。检测放大器的检测部分检测并确定选定存储单元中的数据内容。检测可以是“非破坏性的”，其中，选定存储单元中的数据内容不变，例如SRAMs、ROMs以及PROMs，检测也可以是“破坏性的”，其中，选定存储单元中的数据可能被检测操作改变，例如DRAMs。
许多检测放大器电路包括一锁存电路以将可从存储器读取比特的时间间隔延长到某一存储周期之后。有些检测放大器电路采用锁存电路，通过锁存检测放大器的输出值并随后在空闲期间关闭检测电路来降低功耗。
一直存在于检测放大器设计的关键问题是保持输出信号电平的稳定。在许多检测放大电路中，检测放大器的输出节点通过CMOS导通门连接到位线。因此，检测放大器与位线处于完全电气导通状态。锁存电路通常连接在检测放大器输出与位线之间。为了锁存输出，检测放大器最后一级的提升及下拉晶体管起到了提升和下拉位线电压值的作用。因此，位线的检测放大器输出实际上处于同一电势。
然而，位线电容量不同于检测放大器输出端的电容量。当检测放大器处于最快工作模式下时，检测放大器输出上的容性负载是很低的。而位线节点有几个存储单元晶体管与其相连，再加上额外的寄生电容，使得位线上的电容负荷远大于检测放大器输出端上的电容负荷。该因素可能影响检测放大器输出的稳定性。
当锁存被激活时，位线通常被预充电至Vcc的一半左右，这里的Vcc是对应于数字逻辑电平“1”或“高值”的电压。如果检测放大器输出节点上为逻辑电平“1”，则当锁存被激活时将发生电容的分隔。检测放大器的输出将出现电压降，此电压降作为连接到位线的存储单元的数量的函数而发生变化。这种情况属于一种瞬态伪信号，它导致检测电路作出响应并将检测放大器输出节点上的电压上拉至逻辑\\1N电平。然而，由于在检测电路对瞬态伪信号进行校正之前存在一个短暂的时间增量，因此该瞬态伪信号可能使存储单元操作产生问题。在序列定时要求严格的情况下，数据可能在发生伪信号时被选通。
这可能造成读取数据的错误，使得逻辑“1”信号被读为逻辑“0”信号，或者相反。因此消除这些瞬态伪信号从而避免存储器单元的错误操作是非常重要的。
本发明的目的是提供一检测放大器，它可以使锁存在输出节点上的数据稳定并且防止可能造成存储电路误操作的瞬态伪信号。
本发明进一步的目的是提供一检测放大器，该检测放大器能在高速度和低功耗情况下工作。
发明内容
上述诸目的是由这样一个检测放大器实现的，该检测放大器具有一检测线晶体管，该晶体管将检测放大器的输出与位线的阻抗隔离，从而消除或基本上衰减掉引起误读数据的瞬态伪信号。该检测放大器还包括用以接收存储单元位线的数据信号的输入节点、用于产生检测放大输出信号的输出节点、用于接收触发检测放大器电路的使能信号的使能信号输入端、用于检测存储单元内数据内容的检测电路以及用于保持检测放大器输出的电压值的锁存电路。检测线晶体管连接在检测放大器输出与输入节点之间以加强输出节点的强度并起到将检测放大器输出与位线相隔离的作用。此外，由于检测线晶体管的加入使得位线不再需要放电或预充电，所以本发明的检测放大器降低了功率。这还有助于提高检测放大器的速度，由于一个存储电路中通常要包括几个检测放大器，因此速度是一个重要指标。
附图简述
图1是本发明检测放大器的方框图；图2包括图2A和图2B，它是本发明检测放大器的示意性电气简图。
实施发明的较佳方式请参阅图1。本发明检测放大器15的较佳实施例包括检测输入节点20，其与存储单元阵列的位线相连。使能信号30被送至用于检测和确定与检测放大器15相连的存储单元内的数据的检测电路35。该使能信号30用于控制检测电路的操作。检测电路35的输出38被送至放大电路45，后者将位线的任意电平转换为与连接到检测放大器40的外围电路兼容的标准数字逻辑电平。在放大电路45之后也可以连接一个或几个缓冲电路55以向检测放大器的输出节点40提供更稳定的输出。此外，锁存控制电路60连接在检测输入节点20和检测放大输出40之间。所述检测电路35、放大电路45、缓冲电路55及锁存控制电路60组成锁存电路，用以存储检测放大器输出的电压值以使电平保持的事件间隔长于普通存储器的周期。此外，通过锁存输出，检测放大器的其余部分可以关闭或处于空闲状态直到须要它重新开启为止。这样的好处是可以节省大量的功率。锁存控制电路60的输出67被返回到检测电路35的输入。检测线晶体管50连接在锁存控制电路60及检测线输入20之间以使检测放大器输入20与检测放大器输出40隔离。
现请参阅图2，检测电路包括一对倒相器，第一倒相器由晶体管P101及N101组成，第二倒相器由晶体管P102及N102组成。在下面对检测放大器电路的叙述中，标以“P”的晶体管(例如P101及P102)都是P型MOS晶体管，而标有“N”的晶体管(例如N101及N102)都是n型MOS晶体管。晶体管P101及N101的栅极端连接在一起以形成检测电路的输入并接收锁存电路的输出67。晶体管P102及N102形成第二倒相器，其栅极端连接在一起并且与检测电路的输入电气连接。晶体管P101的源极端连接至外部电压源Vcc70，而此电压电源Vcc是用于检测放大器外围数字逻辑电路的电压值。晶体管N101的源极端连接到接地电位80。两倒相器的输出于检测线38上。
第二个倒相器由P102及N102组成，它们与一对升压晶体管P121及N121相连。升压晶体管P121电气连接在晶体管P102源极端与外部电压源Vcc70之间。升压晶体管N121电气连接在晶体管N102源极端与接地80之间。升压晶体管P121在其栅极端32接收第一升高使能信号BOOST#，而升压晶体管N121在其栅极端31接收第二升压使能信号BOOST。升压使能信号(BOOST及BOOST#)设定了电路的检测速度。第二升压使能信号BOOST与第一升压使能信号BOOST#之间具有180°的相位差。节点30处的检测使能信号SAEN#被送至检测使能晶体管P131的栅极端。
检测电路还包括由第一反馈晶体管N133组成的第一反馈回路，反馈晶体管N133的栅极端电气连接到第二倒相器(P102，N102)的栅极端，漏极端连接到检测使能晶体管P131的漏极端，源极端电气连接到检测电路的输入端。
检测电路还包括第二反馈回路，其包括一对串联的反馈晶体管N132和N131。晶体管N132的栅极端连接至检测线38，漏极端连接到晶体管P131的漏极端和晶体管N133的漏极端，源极端连接到晶体管N131的漏极端。晶体管N131的源极端连接到检测输入线20并且在其栅极端接收第二升压使能信号BOOST。晶体管N133为NMOS晶体管，其没有阀值电压(VT)增强，从而可以更方便地为晶体管设定适当的偏置电压。晶体管N133具有低W/L比(宽长比)，因此尺寸较小。通常在一给定电流下，较高的W/L比对应于栅极和源极之间较小的电压变化。因此如果同时降低电压摆幅，则晶体管的起始响应将较慢。由于晶体管N133的W/L比较低，晶体管的响应时间将较快。
晶体管N132为设置于与晶体管N133并联的第二反馈回路内的增强型晶体管。当第二升压使能信号BOOST为“高”电平时，晶体管N132工作，将开关晶体管N131导通至第二反馈回路。在工作期间，当位线和检测输出线之间的电压差接近阀值时，晶体管N1 32仅提供电流。其效果是晶体管N133以起始的快速响应工作，然后当电压接近阀值时晶体管N132向列(column)提供电流，用于控制电压的摆幅。
本发明的检测放大器还包括具有倒相器的放大电路，倒相器由晶体管P103及N103组成。晶体管P102的栅极端与检测线38连接，源极端与电压源Vcc70连接，漏极端与晶体管N103的漏极端连接。晶体管N103的源极端与接地80相连，栅极端与检测线38连接。倒相器(P103，N103)的输出通向检测输出线48。
也可以将缓冲电路加入检测放大器内。图2所示的缓冲电路是一对倒相器，其中第一倒相器由晶体管P104及N104组成，第二缓冲倒相器由晶体管P105及N105组成。第一倒相器(P104，N104)从倒相器P103、N103的输出48接收输入。两倒相器P型晶体管(P104，P105)的源极端连接到电压源Vcc，N型晶体管(N104，N105)的源极端接地。第一倒相器(P104，N104)的输出提供给第二倒相器(P105，N105)的栅极端。第二倒相器(P105，N105)的输出提供给检测放大器输出节点40。
由晶体管P151及N151组成的锁存控制电路连接在检测放大器40和检测放大器输入20之间。锁存器(P151，N151)接收锁存使能信号Lat及Lat#以控制锁存功能。晶体管N151的漏极端与检测放大器输出节点40相连，栅极端连接到接收锁存信号Lat的节点21，而源极端电气连接到检测电路输入67。
晶体管P151的漏极端电气连接至检测电路的输入67，栅极端与接收锁存信号Lat#的节点22相连。
检测线晶体管N134连接在锁存器输出67和检测放大器20之间。检测线晶体管N134具有与检测线输入20相连接的漏极端、与锁存输出67相连的源极端和与接收锁存信号Lat#的节点22相连的栅极端。检测线晶体管N134用于防止存储在锁存器中的输出信号电压由于连接到检测放大器输入20的位线阻抗而下降或误操作。例如，如果输出节点40的输出为逻辑电平“1”代表的电压，则检测放大器输入线20的阻抗有可能将输出节点的电压降低到接近锁存器开关阀值电压的电平。这将会产生不稳定的情况，即产生一瞬态伪信号，可能影响存储在锁存器里的电压值。晶体管N134的作用是拉升输出电压并将锁存器输出与输入线隔离以防止出现可能影响存储单元读取的瞬态伪信号。
检测放大器的工作方式如下首先，检测使能信号SAEN#及锁存信号Lat，Lat#将电路设定为激活读取或锁存配置。如果是读取操作，则SAEN#信号为低电平逻辑信号，锁存信号Lat为低电平，而锁存信号Lat#为高电平。如果是锁存操作，则SAEN#信号为高电平，锁存信号Lat为高电平而锁存信号Lat#为低电平。为确保从读取操作顺利过渡至锁存操作，为上述信号提供了正确的时序。BOOST和BOOST#信号用于设定电路的检测速度。当处于“boosthigh”读取模式时，以高功耗为代价实现了较快的检测。或者信号可以在较低速度下工作，即“boostlow”模式下工作以节约功率。当以高BOOST信号读取时(BOOST#低)，倒相器(P101，N101)及(P102，N102)控制反馈晶体管N132及N131，为连接到检测输入节点20的位线提供预充电调节及第一级检测。正比于流过检测线晶体管N134的第一电流的电压差形成于检测放大器输入20及检测锁存67节点的两端。如果第一电流大于或等于设定的最低检测电平，则检测节点将倒相器P103及N103的输出驱动到一低电平状态。否则放大倒相器P103，N103保持高电平状态。在读取操作期间，检测锁存节点67的电压处于预充电电平，因此使两倒相器(P101，N101)及(P102，N102)产生一静电流。当在“boostlow”模式进行读取操作(BOOST#高电平)时，操作情况与上相同，只是由晶体管P102及N102组成的倒相器及反馈器件N132都不工作。在该结构中，检测节点具有较大的电压摆幅，为电路提供较大的稳定性和较低的功耗。
在锁存模式操作中，对检测放大器输出节点40状态的锁存提供了j将电路功耗降低为零的方式。锁存信号Lat从低变高，锁存信号Lat#从高变低，并且检测使能信号SAEN#从低变高。这使得检测放大器被隔离时检测放大器输出节点40的电压被传递到检测锁存节点67。普通的大电容检测放大器输入节点20由于有检测线晶体管N134为之隔离，所以不需要由输出驱动器P105，N105充电或放电。这使得锁存结构的速度更快、更安全和更小的功耗。
应予理解的是，还可以在本发明的精神实质和概念范围之内对上述实施例作出种种变化和改变。因此本发明并不限于上述具体实施例的范围，而是本发明的范围拟包括所附权利要求书中所阐述的精神实质和范围内的所有变化和改变。
权利要求
1.一种检测放大器，其特征在于，包括a)检测放大器输入节点，用以从至少一个存储单元的位线接收数据信号；b)输出节点，用以产生检测放大器输出信号；c)锁存电路，具有1)使能信号输入节点，用以接收使能信号；2)耦合在检测放大器输入节点及输出节点之间并电气偶合至使能输入节点的检测电路，所述检测电路具有从检测锁存节点接收数据信号的检测电路输入并且接收来自使能信号输入节点的使能信号并在输出节点产生检测放大器输出信号；3)锁存控制电路，其具有与输出节点相连接的输入和与检测电路输入相连接的输出，所述输出为检测锁存节点；以及d)检测线晶体管，其连接在锁存控制电路与检测放大器输入之间。
2.如权利要求1所述的检测放大器，其特征在于，锁存电路还包括连接在检测电路和输出节点之间的放大电路。
3.如权利要求2所述的检测放大器，其特征在于，锁存电路还包括至少一个连接在放大电路和输出节点之间的缓冲电路。
4.如权利要求1所述的检测放大器，其特征在于，锁存控制电路包括第一和第二锁存节点，用以接收第一锁存控制信号和第二锁存控制信号，所述第一及第二锁存控制信号取自使能信号，所述第一锁存控制信号与使能信号同相，所述第二控制锁存信号与使能信号异相。
5.如权利要求4所述的检测放大器，其特征在于，检测线晶体管为N沟道晶体管，其具有与锁存控制电路连接的漏极、与检测放大器输入节点连接的源极以及接收第二锁存控制信号的栅极。
6.如权利要求4所述的检测放大器，其特征在于，锁存控制电路包括并联的第一P沟道晶体管及第一N沟道晶体管，每个晶体管的栅极连接在检测线晶体管的漏极和输出节点之间，所述第一N沟道晶体管在其栅极接收第一锁存控制信号，第二N沟道晶体管在其栅极接收第二锁存控制信号。
7.如权利要求1所述的检测放大器，其特征在于，检测电路包括并联的第一倒相器及一第二倒相器，每一倒相器由P型晶体管及N型晶体管组成，它们的栅极相连以形成倒相器输入，每一倒相器在检测线上产生输出，第一倒相器的输入与检测电路输入相连，第二倒相器的输出与输出节点相连；第一及第二升压晶体管，每个与第二倒相器相连接，第一升压晶体管为P型晶体管，用以在栅极端接收一升压使能信号并具有与第二倒相器的P型晶体管的源极相连接的漏极以及与电压源相连接的源极端，第二升压晶体管为N型晶体管，用于在栅极端接收倒相升压使能信号，具有与第二倒相器的N型晶体管源极端相连的漏极、与接地电位相连的源极端；检测使能晶体管，用于在栅极端接收检测使能信号并具有与检测电路输入相连的漏极端以及与电压源相连的源极端。
8.如权利要求7所述的检测放大器，其特征在于，检测电路包括第一反馈回路，其包括第一反馈晶体管，该第一反馈晶体管具有与第二倒相器的输出相连接的栅极、与检测使能晶体管的漏极端相连的漏极端以及与检测电路输入相连的源极端。
9.如权利要求8所述的检测放大器，其特征在于，还包括第二反馈回路，该第二反馈回路包括并联的第二反馈晶体管及第三反馈晶体管，该第二反馈晶体管具有与第二倒相器的输出相连的栅极、与第一反馈晶体管的漏极相连的漏极端及与第三反馈晶体管相连的漏极端相连的源极，第三反馈晶体管具有与检测电路相连的源极端并在栅极端接收倒相的升压使能信号。
10.如权利要求2所述的检测放大器，其特征在于，放大电路包括一放大倒相器，该放大倒相器具有P型晶体管及N形晶体管，它们各自具有栅极端，所述栅极端彼此电气相连并连接到检测电路的输出，所述P型晶体管具有与一电压源相连接的源极端以及与输出节点相连的漏极端，所述N型晶体管具有与接地电位相连的源极端和与输出节点相连接的漏极端。
11.如权利要求3所述的检测放大器，其特征在于，所述至少一个缓冲电路为一对倒相器。
全文摘要
一检测放大器(5)，其通过使输出节点与位线的隔离在其输出端消除或基本衰减瞬态伪信号。该检测放大器包括一连接在位线和输出锁存电路之间的检测线晶体管(50)，用以加强输出节点(67)处的电压值，以使其不受位线阻抗的影响。因为位线不需要用输出驱动器放电或预充电，所以该检测放大器耗用的功率较少但速度较快。
文档编号G11C7/06GK1520593SQ02811328
公开日2004年8月11日 申请日期2002年4月26日 优先权日2001年6月7日
发明者N·特勒柯, N 特勒柯 申请人:爱特梅尔股份有限公司