专利名称：存储器电路的制作方法
技术领域：
本发明涉及存储器电路，尤其是涉及到一种带有集成的行和列驱动器的存储器电路。
目前，针对电子数据存储器的许多方法在商业上很成功。这些包括固态存储器、光存储器和磁存储器。固态存储器典型地包括DRAM、SARM、FLASH、EEPROM、掩模ROM和其它类型，它们提供了无移动部件、快速存取、高数据速率、随机存取和低功耗的优点。然而，它们都相对昂贵。诸如CD、小型盘、DVD或者光带格式之类的光存储器每比特具有较低的成本并且复制容易且便宜。然而，它们只有在非常大的量时才能获得较低的每比特成本，并且还要忍受相对较长的存取时间、低数据速率、成批和准随机存取的缺点。诸如硬盘和软盘驱动器之类的磁存储器常常是具有更低的数据密度，不过它们有与光存储器相似的特性。
因此，一直希望能够找到一种以较低成本实现上述固态方法的优点的大容量存储器技术。
已经建议了多种实现低成本固态存储器的方法。一个提议是采用一种可替换结构来代替诸如DRAM和SRAM之类的结晶半导体结构，所述可替换结构使用简单的交叉来在每个交叉处实现存储器元件。这样的结构有时被称为反熔丝。典型地，在诸如非晶硅、富含硅的氮化硅或者聚合物半导体之类的半导体材料被夹在两个金属层之间的情况下，使用金属半导体金属(MSM)结构。存储器阵列是这样形成的使用半导体层将行方向走向的金属迹线格栅与沿正交列方向走向的在上的金属迹线格栅相隔离开。通过对特定的行和特定的列进行寻址，存取在迹线之间的交叉点的MSM设备是可能的。
为了确保仅仅在交叉点的设备被读取，需要提供适当的驱动器电路来确保仅仅在交叉点的设备被读取。此外，需要定义设备本身以便允许它在具有不同电特性的两个状态之间切换。
交叉结构的优点在于它的尺寸小。假设最小的平版印刷特征尺寸(lithographic feature size)是F，单个的交叉元件可以适合大小为F2的阵列。这是因为正交金属格栅的每一个都可以有大小为F的线宽和大小为F的线间间隔，这导致每个单元的面积是(2F)2。基于晶体管的替换存储器单元占用至少两倍的上述面积。
合适的结构是已知的，例如可以从菲利普电子NV的WO9619837中得知。
目标在于高密度的替换方法的一个例子在Ovshinsky等人的US4646266中描述。在这种方法中，多层交叉结构与和通常围绕该多层而排列的驱动器电子设备一起使用。然而，驱动器的复杂性和驱动器电路所需的面积是相当客观的。
并且，与用于制造常规晶体管的常规工艺相比，对使用交叉结构单元的尺寸的改进还不足以弥补用在这样的薄膜工艺中的更大的特征尺寸。
此外，仅仅提供存储器单元阵列还远远不够。还需要提供行和列驱动器，并且这些通常驱动器比单个存储器单元的元件要大得多。
另一个设备在Roesner的US4442507中公开，它描述了一种电可编程只读存储器，在该存储器中存储器单元阵列被堆叠在半导体衬底上。行电极和列电极中的每一个都延伸横过存储器单元阵列的整个宽度并且单独的存储器单元被定义在交叉点。在行和列电极的末端提供的通孔向下延伸通过存储器单元阵列到达驱动器电子层，该驱动器电子层被提供在半导体衬底上。
本发明的一个目的是进一步提高存储器单元阵列中存储器单元的密度。
根据本发明，提供了一种存储器设备，包括在一个平面内延伸的衬底；存储器元件阵列，被安排成多个行和多个列并且被安排在所述衬底的预定区域上，所述多个行和多个列被安排成基本上平行于所述衬底的平面；多个行导体，沿存储器元件的行延伸，并连接到各自行的存储器元件上；多个列导体，沿存储器元件的列延伸，并连接到各自列的存储器元件上；多个驱动器单元，包含用于驱动行和/或列导体的驱动器，被安排在所述存储器阵列和所述衬底之间的层中；和位于所述驱动器单元和所述存储器单元阵列之间的绝缘层，多个导体穿过分布在预定区域上的绝缘层，并将所述驱动器单元连接到相应的行或者列导体。
因此，在本发明中，驱动器被安排在存储器阵列下的阵列中。
因此，驱动电子设备可以使用存储器元件阵列的大部分或全部的区域，从而节省空间。
优选地，该驱动器单元均包括列驱动器。行驱动器可以被并入相同的单元；可替换地，行驱动器可以被安排成围绕存储器元件阵列并且存储器元件阵列下的驱动器单元可以提供列驱动器。
优选地，存储器元件的阵列被绝缘层与驱动器单元的阵列相隔开，并且穿过绝缘层的通孔被提供，用来将驱动器单元和存储器元件阵列的列导体连接起来。
绝缘层被方便地提供在驱动器单元的阵列和存储器单元的阵列之间，并且导电通孔可以将驱动器单元的列驱动器和相应的列导体连接起来。
优选地，驱动器单元的每一列都位于多个列导体下面，并且每一列驱动器单元中的每一列驱动器都被连接到多个列导体中不同的列导体上。通过这种方式，每个列导体可以连接到相应的列驱动器。
行驱动器被方便地安排在存储器阵列区域的外侧。
在一个特别优选的实施例中，不是提供单一的存储器元件阵列，而是提供包括多个这种阵列的叠置体，每个阵列包括多行和多列存储器元件，所述多行和多列存储器元件被安排为基本上平行于衬底平面。
优选地，每个列驱动器驱动恰好一个阵列叠置体中的一列而不驱动是其它阵列中的列。
为了在不同于该叠置体最低层的层中给驱动器和列导体之间的通孔提供通孔，优选地，该叠置体的较低层具有在其中没有定义存储器元件的间隙。通孔可以穿过这些间隙以便将该间隙一端的列驱动器连接到该间隙另一端的存储器阵列层。
每个行驱动器都可以驱动每一个存储器元件阵列叠置体中的行。这允许更容易地连接。
可替换地，每个行驱动器可以驱动单一层中的行。通过这种方式，行寻址不需要驱动每一层中的行的电容从而加速存取时间。
本发明还涉及到一种在沿平面延伸的衬底上制造存储器设备的方法，包括在所述衬底上定义至少包括列驱动器的驱动器单元阵列；在所述驱动器单元阵列上淀积绝缘层；在绝缘层上淀积多个列导体；定义存储器元件阵列，所述存储器元件阵列在驱动器单元阵列上基本上被安排成多个行和多个列；和淀积多个列导体。
为了更好地理解本发明，将通过举例的方式参考附图仅仅对实施例进行相同的描述，在附图中
图1示出了带有行和列驱动器的存储器单元阵列的横截面图；图2示出了图1所示阵列的顶视图；图3示出了根据本发明的存储器单元设备的示意顶视图；图4示出了根据本发明的存储器设备的第二实施例的示意侧视图；图5示出了根据本发明的第三实施例的示意顶视图；图6示出了根据本发明的第四实施例的示意顶视图；图7示出了根据本发明的第五实施例的示意顶视图。
图1和图2示出了根据本发明第一说明性实施例的存储器设备。该设备在通常是半导体衬底的衬底1上形成。多个驱动器单元3被定义，从而形成该衬底区域之上的子阵列5。因为下面将要描述的其它部件在驱动器单元上形成，所以该驱动器单元在图2中用虚线指示。
驱动器单元3包括译码电路和驱动器电路。它们使用常规的半导体技术或者薄膜技术以常规方式来制造，后面将不再描述这些。
在驱动器层上提供绝缘层7。在绝缘层7之上提供列电极9，以基本上平行于衬底1的平面横过衬底1的列方向延伸。在列电极9之上提供半导体层11，在半导体层11之上提供行电极13。行电极13以基本上平行于衬底平面但是与列电极9基本上正交的方向延伸。在所描述的实施例中，半导体层是非晶硅型的。
行电极13、列电极9和半导体层11形成存储器单元阵列17，该阵列17与驱动器单元3的子阵列5一样在衬底1的相同区域上延伸。
在行电极13和列电极9之间的每个交叉15形成一个单独的存储器元件15，它可以被通过在行电极13和列电极9上提供适当的信号来寻址。可以通过在行和列电极上提供大的电压以便改变半导体层11在交叉处的状态来对存储器单元写入。对存储器单元的读可以通过在行和列电极处使用较小的电压来实施。适当的读和写协议是本领域所公知的。
虽然示出的实施例仅仅示出了单个的半导体层11，但是可替换的排列也是合适的。例如存储器元件可以由诸如氮化硅之类的绝缘材料的层形成，或者由例如包括半导体层和绝缘层的多层结构形成。
本发明也可以应用到只读存储器，在该只读存储器中，数据在制造期间被存储在存储器元件中而不是作为后继编程步骤的结果。
其实，本发明不局限于交叉类型的存储器单元元件，但是本发明的排列可以被应用到具有由行和列电极驱动的存储器单元元件阵列的任何存储器中，该存储器基本上包括所有类型的存储器，包括DRAM、SRAM和本领域所公知的其它形式的存储器。
在所示实施例中，驱动器单元3均包括用于驱动存储器单元阵列17的相应列电极9的单个列驱动器19。
该列驱动器19通过相应的导电通孔21被连接到相应的列电极9。该导电通孔21形成为与绝缘层7中定义的通孔23一样，该通孔被充满导电材料25。该通孔分布在在阵列17的区域上以便每个列电极9被连接到单个列驱动器19。行驱动器27被安排在列驱动器和存储器单元阵列17的区域的外侧，并且通过互连(interconnect)29被连接到相应的行电极13，所述的互连29被连接到每个行驱动器27上的驱动器座(driver pad)31上。数据总线32被安排穿过每个驱动器单元3。
被行驱动器27所占据实际面积量可以在图2中看到。如果列驱动器5没有被安排在存储器单元阵列之下，列驱动器5也需要占据相似的面积量。
因此，本发明显著递缓解了将驱动器单元互连到列电极的问题，同时明显地减小了阵列周围驱动器电子设备所需的面积。图2示出了存储器单元阵列周围行驱动器所需的很大的面积，但是在大多数现有技术安排中，为列驱动器提供类似的面积是必须的。
在US4442507中描述的安排方案提供通孔，用于连接到围绕在存储器单元阵列17外侧的行和列电极上，而不是像本发明那样分布在阵列区域。这样的排列方案可能更难于安排驱动器以及到行或者列电极的互连，因为将每个驱动信号沿着互连带到阵列边缘的正确位置常常是必要的。除了安排以及布线的困难之外，互连还需要占用相当大的面积。因此，本发明的排列方案增加了用于列译码器和驱动器操作的空间。
本发明的驱动器单元分布在沿分别平行于行和列导体的行和列方向延伸的规则子阵列中。这也有助于存储器单元阵列之下的可用空间中驱动器单元中的包装。很多列电极被排列在驱动器单元的每一列上。在图1中，在驱动器单元的第一列33之上示出了四个列电极13。实际上，可能有更多。在单元的第一列33之上的每个列电极13都由通孔21连接到一个驱动器单元3上。
根据本发明的一种排列方案，单元可以以众多方式中的任意一种来制造和分布。然而，感兴趣的是最小化与驱动列电极相一致的单元数目，因为这样会最大化每个驱动器的面积，从而使驱动器单元的设计容易起来。
考虑具有m列和n行的存储器元件11的存储器阵列17的例子(图3)，并且假设在行方向上横过该阵列有k个驱动器单元3。为了清楚起见，仅仅描述了单一的驱动器单元3。因此，每个驱动器单元位于m/k个不同的列电极9之下，因此每一列需要m/k个驱动器单元以便使得每个单元可以驱动一列。因此，总共有m个驱动器单元。行电极13被阵列边缘的行驱动器27驱动。
因为在每一行和列的单元数目必须是整数，所以，m，n，k，m/k，和nk/m必须是整数。例如，如果m＝10000，n＝5000，n/m＝1/2，因此，适当的k值是20，50，100，200。
上面的描述使我们非常清楚有最小数目的m个单元，每个单元包含一个列驱动器19。在修改方案中，单元3可能也包含行驱动器27。对于我们的m×n阵列，只需要n个行驱动器27(假设n小于m)，因此m个单元35对于容纳这些行驱动器而言是绰绰有余的。实际上，子阵列中单元3的每个水平行有k个单元但是只有nk/m＜k行要驱动。因为有充足的被行驱动器占有的单元来驱动这nk/m行，所以其余k(1-n/m)个单元就可以用于其它目的。
为了方便起见，现在仅仅通过举例的方式来考虑方阵列17和子阵列5。也就是说，n＝m，k=m.]]>对于方阵列，情况更间洁。对于m×m阵列，在子阵列的水平和垂直方向都有 个单元，从而总共产生m个单元，每个单元必须包含一个列驱动器和一个行驱动器以便对整个阵列寻址。最后，如第一实施例中的，将行驱动器27完全都放在阵列的外侧可能是有用的。这样做的原因在后面将变得清晰。
对于16×16行和列存储器单元元件15的方阵列来说，放在上面的存储器阵列和列驱动器子阵列之间的互连在图4中被示意性地进行了说明。行驱动器27被定位在阵列的一端并且位于与存储器阵列不同的层中。小圆圈21表示在电介质层7中的通孔，该通孔将驱动器子阵列5与存储器阵列17相分离开并使得5、17这二者被电连接。(也可以选择矩形阵列，但是因为上面概述的原因，方阵列尤其直截了当)。驱动器单元3被安排为多个行35和列33。驱动器单元3的每一列33位于四个列电极13的下面，每列中的四个驱动器单元3均驱动四个在上的列电极13中的不同列电极。
图5示出了一个替换实施例，在子阵列5中的每个单元3之上的一个行电极9被省去，以便考虑到在通孔21模式下的对准误差。在这种情况下，存储器阵列实际上是16×12个存储器元件15。事实上，对于一般的m×m元件15的方阵列，每个单元3省掉一个行电极9以便允许到在下面的子阵列中的列驱动器19的互连，这意味着每个单元3有 个行存储器元件15，因此，每个阵列有m(m-1)]]>行，并且因此每个阵列17有m×m(m-1)]]>个元件15。如果m＝104，则存储器元件的数目是106(102-1)＝0.99×108，而不是在对于通孔21每单元没有省掉一行的情况下我们所预料的1×108。
将行电极9连接到在阵列17之下的行驱动器27也是可能的。图6示出了12×12阵列的这种排列方案。这里，每个单元3都包含行驱动器27和列驱动器19，并且对于每个单元3都必须有到阵列17的两个通孔连接21、45。给每个单元3提供了比图4中的排列少一个行电极9和少一个列电极13，以便为行互连通孔45腾出空间。
对于一般的m×m阵列，在每个单元3上省掉一个行电极9和一个列电极13以便允许到在下面的子阵列(现在带有行驱动器27和列驱动器19这二者)的互连，这意味着每个单元3有 行或者列，因此，每个阵列有m(m-1)]]>行或者列，并且因此每个阵列有m(m-1)2]]>个元件15。如果m＝104，则存储器元件15的数目是0.98×108。如果行驱动器27出现在阵列之下，则单元3可以以这样的方式被连接到一起，以便使移位寄存器中的进位信号可以从一个单元3传送到另一个单元。
考虑在子阵列中的每个单元3中要安装驱动器电子设备要多少面积是非常重要的。如果我们考虑能够达到1μm线、空间和对准的技术，则2F阵列的间距将是2μm。假设例如一个m＝104个元件15的阵列，在子阵列5中的每个单元3就会是200平方μm，其对于具有1μm设计规则的驱动电子设备来说通常是足够的。实际上，对于具有特征尺寸、F和m个元件的阵列的技术来说，子阵列中每个单元3是2×mF]]>的平方。
参考图7，本发明的另一个实施例包括具有单个驱动单元阵列5的存储器单元阵列17的多个层37。存储器单元阵列的每一层37在很大程度上可以如上述的那样形成。
最大的不同仅仅在于需要使通孔23的路线经过较低的存储器单元阵列层37而到达较高的层37。
图8示出了在另一个实施例中通孔在从多层结构顶层开始数的第二层中的排列方案，并且图9示出了从顶层开始数的第三层中的排列方案。为了清楚起见，示出了子单元3的4×4阵列，但是在真实的设备中可能有更多的子单元3、行电极13和列元件9。经由通孔39从上通过该层，并且连接通孔21连接到列导体9。如图7所示，行从一端被驱动。
现在让我们采用P层的存储器。对于我们的标称的16×12阵列而言，最上面的层看起来和图5中的一样。通孔现在必须穿过存储器元件所有在下面的层。在下一级的存储器层必定有它自己到列驱动器的通孔，但是也必须与上层的通孔错开。为了这样做，我们必须每单元都省掉一列，如图8中所示的，因此，阵列现在是12×12。对于向下的下一级，如图9所示的，另一个列也必须被省掉，所以现在阵列是8×12，等等。对m×m阵列这样概括如上所述，顶层包含mm(m-1)]]>个元件，向下的下一个层有m(m-1)2]]>个元件，在下面的层有m(m-1)(m-2)]]>个元件，然后再下一层有m(m-1)(m-3)]]>个元件依此类推。P层的整个阵列包含m(m-1)(pm-SUMj,]]>从j＝1到p-1)个元件。对于m＝104和p＝10，这个是0.95×109个元件而不是109个。
对于多层而言，数据总线32与对于单一层存储器是一样的。然而，每个子单元3现在必须包含一组附加的层选择晶体管41和层选择总线43，如图10所示。该层选择总线43包含3对互补的层选择线45以便将驱动器19连接到一个选定的通孔21。仅仅对于n沟道来说，这典型地会要求6条线的选择总线和14个晶体管，以便选择8层中的一层。可替换地，这样可以使用n和p沟道设备，从而将选择线的数目减少到3条。
在所有上述中，假设通孔可以制造在一个3F宽的间隙中(这可以通过在需要通孔的地方省掉一行或者一列来形成，因此，3F的间隙是从缺少列或者行的每一端上的初始空间F加上行或者列本身的F而形成的)。可能需要非常厚的电介质层以便使存储层相互之间隔开得足够远以及与驱动器电子设备也隔开得足够远，从而减少电干扰。在这种情况下，如果电介质层的厚度开始超过横向的特征尺寸，很可能要省掉不止一行或者一列以便给通孔留出更多的空间。通过省掉2行/列，用于通孔的空间就变为5F，或者如果省掉3行/列，则用于通孔的空间就变为7F。这样就稍微减小了存储器的容量，但是减小并不多。对于图7中所示单层存储器，不过在子阵列中每单元省掉3行以便为通孔留出7F空间，存储器元件的数目是m×m(m-3).]]>对于m＝104，与当为通孔仅仅留下3F时元件的数目为0.99×108相比，元件的数目是0.97×108。因此，本发明的优点在这种情况下也能得到。
通过阅读当前的公开文本，其它变型和修改对于本领域的普通技术人员来说是显而意见的。这样的变型和修改可以包含本设计中已经得知的等价物或其它技术特征、在这里描述的技术特征的基础上或者替换该技术特征的半导体设备的制造和使用。虽然权利要求书已经针对技术特征的特定组合的应用明确地表达出了，但是应该理解，本公开文本的范围也包括以直接的、间接的或总结式的方式在这里公开的任何新颖的技术特征以及技术特征的任何新颖组合，无论它们是否缓解了与本发明相同的部分或全部技术问题。申请人在此通告如下，在对本申请或者从其衍生出的任何一进步申请的申请期间，新的权利要求可以针对这样的技术特征和/或这样技术特征的组合而被明确地给出。
权利要求
1.一种存储器设备，包括在一个平面内延伸的衬底；存储器元件阵列，被安排成多个行和多个列并且被安排在所述衬底的预定区域上，所述多个行和多个列被安排成基本上平行于所述衬底的平面；多个行导体，沿存储器元件的行延伸，并连接到各自行的存储器元件；多个列导体，沿存储器元件的列延伸，并连接到各自列的存储器元件；多个驱动器单元，包含用于驱动行和/或列导体的驱动器，被安排在所述存储器阵列和所述衬底之间的层中；和位于所述驱动器单元和所述存储器单元阵列之间的绝缘层，多个导体穿过分布在预定区域上的绝缘层并将所述驱动器单元连接到相应的行或者列导体。
2.根据权利要求1所述的存储器设备，其特征在于，所述多个驱动器单元被安排成横过衬底的预定区域而延伸的规则驱动器单元阵列。
3.根据权利要求2所述的存储器设备，其特征在于，所述驱动器单元被安排成分别平行于存储器单元的行和列的多个行和列，并且所述驱动器单元的每一列都位于多个列导体之下，并且所述驱动器单元每一列中的驱动器都被连接到下面是所述驱动器单元列的多个列导体中的不同列导体。
4.根据前述任一权利要求所述的存储器设备，其特征在于，所述行驱动器被安排成环绕在所述存储器阵列的外侧。
5.根据前述任一权利要求所述的存储器设备，包括存储器元件阵列叠置体，每个阵列层包含存储器单元的多个行和多个列，所述多个行和多个列被安排为基本上平行于衬底平面，并通过行导体和列导体被连接。
6.根据权利要求5所述的存储器设备，其特征在于，每个列驱动器确切地驱动一个存储器元件阵列叠置体中的一列导体。
7.根据权利要求6所述的存储器设备，其特征在于，至少一个存储器元件阵列具有这样的间隙，在该间隙中没有定义存储器元件，并且通孔穿过该间隙以便将在所述至少一个存储器元件阵列的一端上的驱动器连接到在所述至少一个存储器元件阵列的相对一端上的另一个存储器元件阵列。
8.根据权利要求5到7中任一个所述的存储器设备，其特征在于，每个行驱动器驱动每一个存储器元件阵列叠置体中的行。
9.根据权利要求5到7中任一个所述的存储器设备，其特征在于，每个行驱动器驱动一个单独的存储器元件阵列叠置体中的行。
10.一种在沿平面延伸的衬底上制造存储器设备的方法，包括在所述衬底上定义至少包括列驱动器的驱动器单元阵列；在所述驱动器单元阵列上淀积绝缘层；在绝缘层上淀积多个列导体；定义存储器元件阵列，所述存储器元件阵列在驱动器单元阵列上基本上被安排成多个行和多个列；和淀积多个列导体。
全文摘要
一种存储器设备包括位于驱动器单元(3)之上的存储器元件(15)阵列。通孔(21)将驱动器单元(3)连接到存储器元件(15)。该通孔分布在该阵列区域上，以便将该驱动器单元(3)连接到存储器阵列的行和列导体(9，13)。
文档编号G11C8/08GK1543651SQ02816062
公开日2004年11月3日 申请日期2002年8月14日 优先权日2001年8月17日
发明者S·J·巴特斯拜, S J 巴特斯拜 申请人:皇家飞利浦电子股份有限公司